WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2005086352) 位相同期回路および情報再生装置
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2005/086352    国際出願番号:    PCT/JP2005/003154
国際公開日: 15.09.2005 国際出願日: 25.02.2005
IPC:
G11B 20/14 (2006.01), H03L 7/087 (2006.01), H03L 7/107 (2006.01), H03L 7/113 (2006.01), H04L 7/033 (2006.01)
出願人: SONY CORPORATION [JP/JP]; 7-35, Kitashinagawa 6-chome, Shinagawa-ku, Tokyo 1410001 (JP) (米国を除く全ての指定国).
SENBA, Kimimasa [JP/JP]; (JP) (米国のみ)
発明者: SENBA, Kimimasa; (JP)
代理人: SATOH, Takahisa; Sohshin International Patent Office 4-2, Yanagibashi 2-chome Taito-ku, Tokyo 1110052 (JP)
優先権情報:
2004-061234 04.03.2004 JP
発明の名称: (EN) PHASE LOCK CIRCUIT AND INFORMATION REPRODUCTION DEVICE
(FR) CIRCUIT DE VERROUILLAGE DE PHASE ET DISPOSITIF DE REPRODUCTION D’INFORMATION
(JA) 位相同期回路および情報再生装置
要約: front page image
(EN)There are provided a PLL circuit and an information reproduction device capable of reducing the effect of an erroneous detection of a frequency comparator if it does occur and realizing a stable and high-speed frequency pull-in. The PLL circuit includes: a frequency comparator (25) for acquiring a zero cross signal ZC in synchronization with clock CLKA to C by a VCO (23) and observing from which phase to which phase the edge of the zero cross has changed in synchronization with the clock CLKA so as to detect the frequency level as a frequency error and output an up signal UP and a down signal DOWN; an integration circuit (26) for integrating the signal UP or the DOWN; a comparator (27) for receiving the integrated up signal UP or down signal DOWN, judging the direction of the frequency error, and outputting three signals: UPM, DOWNM, NONM; and a gain adjustment circuit (28) for judging whether to output a signal and deciding a feedback gain from the time series pattern of the signals UPM, DOWNM, and NONM.
(FR)Un circuit PLL et un dispositif de reproduction d’information sont prévus, capables de réduire l’effet d’une détection erronée d’un comparateur de fréquence lorsqu’elle se produit et de réaliser un enclenchement de fréquence stable et à grande vitesse. Le circuit PLL inclut : un comparateur de fréquence (25) pour acquérir un signal de passage par zéro ZC dans une synchronisation avec l’horloge CLKA avec C par un oscillateur à fréquence commandée (23) et d’observer de quelle phase à quelle phase du passage par zéro a changé dans la synchronisation avec l’horloge CLKA de façon à détecter le niveau de fréquence sous forme d’erreur de fréquence et de sortie d’un signal UP et d’un signal DOWN ; un circuit d’intégration (26) pour intégrer le signal UP ou DOWN ; un comparateur (27) pour recevoir le signal UP ou le signal DOWN intégré, évaluant la direction de l’erreur de fréquence et émettant trois signaux : UPM, DOWNM, NONM ; et un circuit d’ajustement de gain (28)pour évaluer si un signal doit être émis et décider un gain de réaction selon un schéma chronologique des signaux UPM, DOWNM et NONM.
(JA) 周波数比較器の誤検出が発生しても、その影響を低減でき、安定かつ高速な周波数引き込みを実現することが可能なPLL回路および情報再生装置であって、VCO23によるクロックCLKA~Cに同期してゼロクロス信号ZCを取り込み、クロックCLKAに同期してゼロクロスのエッジがどの位相からどの位相に変化したか観察することにより周波数の高低を周波数誤差として検出しアップ信号UP、ダウン信号DOWNを出力する周波数比較器25と、信号UPまたはDOWNを積分する積分回路26と、積分されたアップ信号UPまたはダウン信号DOWN受けて、周波数誤差の向きを判定し、UPM,DOWNM,NONMの3信号を出力するコンパレータ27と、信号UPM、DOWNM、およびNONMの時系列のパターンから、信号を出力するか否かおよび帰還ゲインを決定して出力するゲイン調整回路28とを有する。
指定国: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)