WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2005081389) 多相同時スイッチング防止回路、PWMインバータ装置及びその駆動方法
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2005/081389    国際出願番号:    PCT/JP2004/001863
国際公開日: 01.09.2005 国際出願日: 19.02.2004
IPC:
H02M 7/48 (2007.01)
出願人: MITSUBISHI DENKI KABUSHIKI KAISHA [JP/JP]; 2-3, Marunouchi 2-chome Chiyoda-ku Tokyo 1008310 (JP) (米国を除く全ての指定国).
HUSSEIN, Khalid, Hassan [SD/JP]; (JP) (米国のみ)
発明者: HUSSEIN, Khalid, Hassan; (JP)
代理人: MIYATA, Kaneo; c/o Mitsubishi Denki Kabushiki Kaisha, 2-3, Marunouchi 2-chome Chiyoda-ku Tokyo 1008310 (JP)
優先権情報:
発明の名称: (EN) MULTIPLE PHASE SIMULTANEOUS SWITCHING PREVENTING CIRCUIT, PWM INVERTER AND ITS DRIVING METHOD
(FR) CIRCUIT DE PREVENTION DE COMMUTATION MULTIPHASEe, ONDULEUR MLI ET PROCÉDÉ D'ENTRAÎNEMENT
(JA) 多相同時スイッチング防止回路、PWMインバータ装置及びその駆動方法
要約: front page image
(EN)A PWM inverter in which a high surge voltage is prevented from being applied between the terminals of a switching element by preventing multiple phase simultaneous switching. A simultaneous switching preventing circuit (100), comprising a plurality of input means receiving a polyphase control signal from a PWM signal generating circuit as an input signal, a shielding pulse generating means generating a pulse for shielding the rising of input signals of other phases in respective specified periods depending on the rising of the input signal of each phase, a shielding signal forming means outputting a signal having a shielding period equal to the logical sum of a plurality of shielding pulses from the shielding pulse generating circuits of other phases, a signal shielding means receiving an input signal of one phase and outputting a signal having a rising delayed up to the end of the shielding period of an output signal from the shielding signal forming means, and a plurality of output means for delivering the output signal from the signal shielding means to the outside, is inserted between a gate drive circuit (3) and a three-phase PWM signal generating circuit (1).
(FR)Un onduleur MLI dans lequel il est évité d'appliquer une surtension élevée entre les bornes d'un élément de commutation en évitant la commutation simultanée multiphasée. Un circuit de prévention de commutation simultanée (100), comprenant une pluralité de moyens d'entrée recevant un signal de contrôle polyphasé provenant d'un circuit de génération de signal MLI comme signal d'entrée, un moyen de génération d'impulsions de blindage pour faire écran vis-à-vis de la montée de signaux d'entrée d'autres phases dans des périodes respectives spécifiées dépendant de la montée du signal d'entrée de chaque phase, un moyen de formation d'un signal de blindage émettant un signal ayant une période de blindage égale à la somme logique d'une pluralité d'impulsions de blindage provenant des circuits de génération d'impulsion de blindage d'autres phases, un moyen de protection de signal recevant un signal d'entrée d'une phase et émettant un signal ayant une montée différée à la fin de la période de blindage d'un signal de sortie provenant du moyen de formation de signal écran, et une pluralité de moyens de sortie pour fournir le signal de sortie provenant du moyen de protection de signal vers l'extérieur est inséré entre un circuit d'entraînement de portillon (3) et un circuit de génération de signal MLI triphasé (1).
(JA)多相同時スイッチングを防止することにより、スイッチング素子の端子間に高いサージ電圧が印加されないPWMインバータ装置を提供する。PWM信号発生回路より出力される多相の制御信号を入力信号として取り込む複数の入力手段と、各相の入力信号の立ち上がりに応じて、それぞれ所定の期間において他相の入力信号の立ち上がりを遮蔽するための遮蔽パルスを発生させる遮蔽パルス発生手段と、他相の前記遮蔽パルス発生回路からの複数の遮蔽パルスの論理和を遮蔽期間とする信号を出力する遮蔽信号形成手段と、一相の入力信号を受けて、その立ち上がりを前記遮蔽信号形成回路からの出力信号の遮蔽期間の終了まで遅らせた信号を出力する信号遮蔽手段と、前記信号遮蔽回路からの出力信号を外部に出力する複数の出力手段とを備える同時スイッチング防止回路(100)がゲート駆動回路(3)と3相PWM信号発生回路(1)との間に挿入されている。
指定国: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)