WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2005073850) 半導体装置及びその起動処理方法
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2005/073850    国際出願番号:    PCT/JP2005/001105
国際公開日: 11.08.2005 国際出願日: 27.01.2005
IPC:
G06F 9/445 (2006.01), G06F 11/10 (2006.01), G06F 12/16 (2006.01)
出願人: SONY CORPORATION [JP/JP]; 7-35, Kitashinagawa 6-chome, Shinagawa-ku, Tokyo 1410001 (JP) (米国を除く全ての指定国).
KATANO, Yoshito [JP/JP]; (JP) (米国のみ).
YOSHIDA, Tadashi [JP/JP]; (JP) (米国のみ).
SAKO, Kazuhiko [JP/JP]; (JP) (米国のみ)
発明者: KATANO, Yoshito; (JP).
YOSHIDA, Tadashi; (JP).
SAKO, Kazuhiko; (JP)
代理人: KOIKE, Akira; 11th Floor, Yamato Seimei Bldg. 1-7, Uchisaiwai-cho 1-chome Chiyoda-ku, Tokyo 1000011 (JP)
優先権情報:
2004-019278 28.01.2004 JP
発明の名称: (EN) SEMICONDUCTOR DEVICE AND METHOD FOR ACTIVATING THE SAME
(FR) DISPOSITIF À SEMI-CONDUCTEURS ET PROCÉDÉ D’ACTIVATION DE CELUI-CI
(JA) 半導体装置及びその起動処理方法
要約: front page image
(EN)A semiconductor device wherein a flash memory of lower cost per bit, such as NAND type, is used as a boot device, and the same boot program is stored in each of a plurality of blocks in the flash memory. A flash memory controller, when receiving from a CPU an access to a boot program storage area, outputs, to the CPU, data read from the corresponding page, only if it determines that the corresponding block is not defective from a determination based on ECC in that data and from a determination based on block information. Otherwise, the flash memory controller reads the boot program stored in the next block and performs anew a determination as to whether the block is defective or not.
(FR)Un dispositif à semi-conducteurs dans lequel une mémoire flash à moindre coût par bit, par exemple de type NAND, est utilisée en tant que dispositif amorce, et le même programme amorce est enregistré dans chacune d'une pluralité de blocs dans la mémoire flash. Un contrôleur de mémoire flash, lorsqu’il reçoit depuis une UC un accès à une zone de stockage du programme amorce, envoie à l’UC des données lues depuis la page correspondante, uniquement s’il détermine que le bloc correspondant n’est pas défectueux à partir d’une détermination basée sur un ECC dans ces données et à partir d'une détermination basée sur les informations du bloc. En outre, le contrôleur de mémoire flash lit le programme amorce stocké dans le bloc suivant et réalise une nouvelle détermination pour savoir si le bloc est défectueux ou non.
(JA) 本発明は、NAND型などのビット単価の低いフラッシュメモリをブートデバイスとして使用する半導体装置であり、フラッシュメモリ内の複数のブロックにそれぞれ同一のブートプログラムを記憶しておく。フラッシュメモリコントローラは、CPUからブートプログラムの記憶領域へのアクセスを受けると、対応するページから読み出したデータ中のECCに基づく判定と、ブロックインフォメーションに基づく判定により、対応するブロックが不良でないと判定した場合のみ、読み出したデータをCPUに出力する。不良ブロックと判定した場合は、次のブロックに記憶されたブートプログラムを読み出して不良ブロックの判定を再度行う。
指定国: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)