WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2005038240) 半導体チップのフレキシブル経路構造
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2005/038240    国際出願番号:    PCT/JP2003/013288
国際公開日: 28.04.2005 国際出願日: 17.10.2003
IPC:
F02B 23/08 (2006.01), F02D 9/02 (2006.01), F02D 9/14 (2006.01), F02D 9/16 (2006.01), F02M 69/00 (2006.01), F02M 69/04 (2006.01)
出願人: NIHON COMPUTER CO., LTD. [JP/JP]; 46-11, Kamoe 3chome, Hamamatsu-shi, Shizuoka 432-8023 (JP) (米国を除く全ての指定国).
NAGATA, Masahiro [JP/JP]; (JP) (米国のみ).
YOSHIOKA, Suguru [JP/JP]; (JP) (米国のみ).
EMA, Fumiaki [JP/JP]; (JP) (米国のみ)
発明者: NAGATA, Masahiro; (JP).
YOSHIOKA, Suguru; (JP).
EMA, Fumiaki; (JP)
代理人: KOSHIKAWA, Takao; 19F, Hamamatsu Act Tower, 111-2, Itayamachi, Hamamatsu-shi, Shizuoka 430-8691 (JP)
優先権情報:
発明の名称: (EN) FLEXIBLE ROUTE STRUCTURE OF SEMICONDUCTOR CHIP
(FR) STRUCTURE D'ACHEMINEMENT SOUPLE D'UNE PUCE A SEMI-CONDUCTEUR
(JA) 半導体チップのフレキシブル経路構造
要約: front page image
(EN)A flexible route structure in which by using a semiconductor chip for wiring, a fine, high-density wiring is provided, a connection line can be flexibly defined, consequently the production yield can be significantly enhanced by avoiding a defective portion, if any, of a produced discrete semiconductor chip, the delay time between points can be controlled by flexible selection of a connection line, and even an electric circuit itself can be flexibly defined on a semiconductor chip depending on the combination. The structure is characterized in that units serving as minimum units for connection are laid between points on a semiconductor chip, and units are so selected as to avoid an inactive region on the semiconductor chip to define a connection line between points.
(FR)L'invention concerne une structure d'acheminement flexible dans laquelle on obtient un câblage haute densité précis grâce à l'utilisation d'une puce à semi-conducteur. Une ligne de connexion peut être définie de manière souple après l'amélioration considérable du rendement en évitant une partie défectueuse, d'une puce à semi-conducteur discrète obtenue. La durée de délai entre les points peut être réglée par sélection flexible d'une ligne de connexion et on peut définir de manière flexible un circuit électrique sur une puce à semi-conducteur en fonction de la combinaison. La structure est caractérisée en ce que les unités tenant lieu d'unités minimales pour la connexion se trouvent entre des points sur une puce à semi-conducteur et en ce que les unités sélectionnées de manière à éviter une région inactive sur la puce à semi-conducteur afin de définir une ligne de connexion entre les points.
(JA) 半導体を配線目的で利用することで、細密化した高密度の配線を実現できると共に、フレキシブルに結線路を決定できることから、できあがった個別の半導体の不良箇所を回避できることで、製造歩留まりを飛躍的に向上させることができ、さらにフレキシブルな結線路の選択により、ポイント間の遅延時間をコントロールできるだけでなく、組合わせによっては電気回路そのものを半導体上にフレキシブルに定義できる半導体チップのフレキシブル経路構造を提供することにある。 半導体チップ上の任意のポイント相互間に、接続の最小単位となる単位ユニットを敷き詰めて配置し、半導体チップ上の不活性領域を回避するように該単位ユニットを選択してポイント間の結線路を形成することを特徴とする。
指定国: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NI, NO, NZ, OM, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)