処理中

しばらくお待ちください...

設定

設定

出願の表示

1. WO2005015386 - プロセッサ集積回路及びプロセッサ集積回路を用いた製品開発方法

公開番号 WO/2005/015386
公開日 17.02.2005
国際出願番号 PCT/JP2004/011661
国際出願日 06.08.2004
IPC
G06F 9/06 2006.01
G物理学
06計算;計数
F電気的デジタルデータ処理
9プログラム制御のための装置,例.制御装置
06プログラム記憶方式を用いるもの,すなわちプログラムを受取りまたは保持するために処理装置の内部記憶装置を用いるもの
G06F 9/30 2006.01
G物理学
06計算;計数
F電気的デジタルデータ処理
9プログラム制御のための装置,例.制御装置
06プログラム記憶方式を用いるもの,すなわちプログラムを受取りまたは保持するために処理装置の内部記憶装置を用いるもの
30機械語命令を実行するための装置,例.命令のデコード
G06F 9/38 2006.01
G物理学
06計算;計数
F電気的デジタルデータ処理
9プログラム制御のための装置,例.制御装置
06プログラム記憶方式を用いるもの,すなわちプログラムを受取りまたは保持するために処理装置の内部記憶装置を用いるもの
30機械語命令を実行するための装置,例.命令のデコード
38命令の同時実行,例.パイプライン,ルック・アヘッド
G06F 12/00 2006.01
G物理学
06計算;計数
F電気的デジタルデータ処理
12メモリシステムまたはアーキテクチャ内でのアクセシング,アドレシングまたはアロケーティング
CPC
G06F 1/3203
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
1Details not covered by groups G06F3/00G06F13/00 and G06F21/00
26Power supply means, e.g. regulation thereof
32Means for saving power
3203Power management, i.e. event-based initiation of power-saving mode
G06F 13/28
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
13Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
14Handling requests for interconnection or transfer
20for access to input/output bus
28using burst mode transfer, e.g. direct memory access ; DMA; , cycle steal
G06F 15/7842
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
15Digital computers in general
76Architectures of general purpose stored program computers
78comprising a single central processing unit
7839with memory
7842on one IC chip (single chip microcontrollers)
G06F 30/30
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
30Computer-aided design [CAD]
30Circuit design
Y02D 10/00
YSECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
10Energy efficient computing, e.g. low power processors, power management or thermal management
出願人
  • 松下電器産業株式会社 MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD. [JP]/[JP] (AllExceptUS)
  • 平野 雄久 HIRANO, Takehisa (UsOnly)
  • 中井 勝博 NAKAI, Katsuhiro (UsOnly)
  • 手塚 智明 TEZUKA, Tomoaki (UsOnly)
  • 向 浩志 MUKAI, Kouji (UsOnly)
発明者
  • 平野 雄久 HIRANO, Takehisa
  • 中井 勝博 NAKAI, Katsuhiro
  • 手塚 智明 TEZUKA, Tomoaki
  • 向 浩志 MUKAI, Kouji
代理人
  • 早瀬 憲一 HAYASE, Kenichi
優先権情報
2003-28941007.08.2003JP
公開言語 (言語コード) 日本語 (JA)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) PROCESSOR INTEGRATED CIRCUIT AND PRODUCT DEVELOPMENT METHOD USING THE PROCESSOR INTEGRATED CIRCUIT
(FR) CIRCUIT INTEGRE PROCESSEUR ET PROCEDE D'ELABORATION DE PRODUIT FAISANT APPEL A CE CIRCUIT
(JA) プロセッサ集積回路及びプロセッサ集積回路を用いた製品開発方法
要約
(EN)
A processor integrated circuit includes: low-speed and high-speed calculators (110, 120) as two or more calculation groups; a program memory (131) as a first storage section for storing a program for operating the calculators; a data memory (second storage section) (132) as a memory area used by the calculators when performing calculation; and selectors (141, 142) as a first and a second connection switch for connecting the calculators performing calculation to the first and the second storage section. The program memory (131) and the data memory (132) are connected to the low-speed calculator (110) or the high-speed calculator (120). With this configuration, it is possible to simultaneously assure program compatibility and high-speed operation without increasing the circuit size or power consumption of the processor integrated circuit.
(FR)
L'invention concerne un circuit intégré processeur qui comprend : des calculateurs basse et haute vitesse (110, 120) sous la forme de deux ou plus de deux groupes de calcul ; une mémoire de programme (131) comme premier étage de stockage pour le stockage de programme d'exploitation des calculateurs ; une mémoire de données (second étage de stockage) (132) comme mémoire utilisée par les calculateurs aux fins de calcul ; et des sélecteurs (141, 142) comme premier et second éléments de commutation de connexion pour la connexion des calculateurs, aux fins de calcul, avec les premier et second étages de stockage. La mémoire de programme (131) et la mémoire de données (132) sont reliées au calculateur basse vitesse (110) ou grande vitesse (120). Dans cette configuration, il est possible d'assurer simultanément la compatibilité de programme et le fonctionnement grande vitesse sans augmenter ni la taille ni la consommation d'énergie du circuit considéré.
(JA)
 この発明に係るプロセッサ集積回路は、2種類以上の演算器群である低速、及び高速の演算器(110)、(120)と、演算器を動作させるためのプログラムを格納する第1の記憶部であるプログラムメモリ(131)と、演算器が演算処理の際に使用するメモリ領域であるデータメモリ(第2の記憶部)(132)と、演算処理を行う演算器と第1、及び第2の記憶部とを接続する第1、及び第2の接続切替部であるセレクタ(141)、(142)とを備え、プログラムメモリ(131)とデータメモリ(132)とを、低速演算器(110)または高速演算器(120)に接続する。このような構成では、プロセッサ集積回路の回路規模や消費電力の増加なく、プログラムの互換性の確保と高速化とを両立することができる。
国際事務局に記録されている最新の書誌情報