WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2004062150) OFDM復調装置
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2004/062150    国際出願番号:    PCT/JP2003/016261
国際公開日: 22.07.2004 国際出願日: 18.12.2003
IPC:
H04J 11/00 (2006.01), H04L 27/14 (2006.01), H04N 5/455 (2006.01)
出願人: SONY CORPORATION [JP/JP]; 7-35, Kitashinagawa 6-chome, Shinagawa-ku, Tokyo 141-0001 (JP) (米国を除く全ての指定国).
YAJIMA, Atsushi [JP/JP]; (JP) (米国のみ).
FUNAMOTO, Kazuhisa [JP/JP]; (JP) (米国のみ).
IKEDA, Yasunari [JP/JP]; (JP) (米国のみ)
発明者: YAJIMA, Atsushi; (JP).
FUNAMOTO, Kazuhisa; (JP).
IKEDA, Yasunari; (JP)
代理人: KOIKE, Akira; 11th Floor, Yamato Seimei Building, 1-7, Uchisaiwai-cho 1-chome, Chiyoda-ku, Tokyo 100-0011 (JP)
優先権情報:
2002-382213 27.12.2002 JP
発明の名称: (EN) OFDM DEMODULATION DEVICE
(FR) DEMODULATEUR OMRF
(JA) OFDM復調装置
要約: front page image
(EN)An OFDM reception device (1) includes a clock frequency error calculation circuit (41) for calculating a clock frequency difference between the reception signal clock and the operation clock in the device, and a guard correlation/peak detection circuit (12) for calculating the self correlation of the guard interval and detecting the peak timing of the correlation signal. The guard correlation/peak detection circuit has a self-advancing counter and outputs the value of the self-advancing counter at the peak timing to the clock frequency error calculation circuit (41). The clock frequency error calculation circuit (41) calculates the temporal change ratio of the counter value input by using a plurality of temporal change ratio detection circuits set at different measurement intervals. The clock frequency error calculation circuit (41) creates a histogram of the temporal change ratio and calculates the clock frequency error from the histogram.
(FR)L'invention porte sur un récepteur ORMF (1) comprenant un circuit de calcul d'erreur de fréquence d'horloge destiné à calculer une différence de fréquence d'horloge entrée l'horloge du signal de réception et l'horloge de fonctionnement du dispositif, et un circuit de corrélation de garde/détection de crête (12) destiné à calculer l'auto-corrélation de l'intervalle de garde et à détecter la synchronisation de crête du signal de corrélation. Le circuit de corrélation de garde/détection de crête possède un compteur automatique et génère la valeur du dit compteur au niveau de la synchronisation de crête par rapport au circuit de calcul d'erreur de fréquence d'horloge (41). Le circuit de calcul d'erreur de fréquence d'horloge (41) calcule le rapport de changement temporel de la valeur du compteur introduite au moyen d'une pluralité de circuits de détection de rapport de changement temporel établis à différents intervalles de mesure. Le circuit de calcul d'erreur de fréquence d'horloge (41) crée un histogramme du rapport de changement temporel et calcule l'erreur de fréquence d'horloge à partir de l'histogramme.
(JA) OFDM受信装置(1)は、受信信号のクロックと装置内の動作クロックとのクロック周波数誤差を算出するクロック周波数誤差算出回路(41)と、ガードインターバルの自己相関を求め、その相関信号のピークタイミングを検出するガード相関/ピーク検出回路(12)とを備えている。ガード相関/ピーク検出回路(12)は、内部に自走カウンタを有しており、上記ピークタイミングにおける自走カウンタの値をクロック周波数誤差算出回路(41)に出力する。クロック周波数誤差算出回路(41)は、異なる測定間隔に設定された複数の時間変化率検出回路を用いて、入力されたカウンタ値の時間変化率を算出する。クロック周波数誤差算出回路(41)は、その時間変化率をヒストグラムにし、そのヒストグラムからクロック周波数誤差を算出する。
指定国: CN, US.
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)