WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
09:00 CESTの土曜日 18.08.2018のメンテナンス理由で数時間使用できません
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2004057472) プロセッサ
国際事務局に記録されている最新の書誌情報   

国際公開番号: WO/2004/057472 国際出願番号: PCT/JP2002/013312
国際公開日: 08.07.2004 国際出願日: 19.12.2002
IPC:
G06F 1/30 (2006.01) ,G06F 9/48 (2006.01)
出願人: TSURUTA, Tohru[JP/JP]; JP (UsOnly)
KUMAMOTO, Norichika[JP/JP]; JP (UsOnly)
FUJITSU LIMITED[JP/JP]; 1-1, Kamikodanaka 4-chome, Nakahara-ku Kawasaki-shi, Kanagawa 211-8588, JP (AllExceptUS)
発明者: TSURUTA, Tohru; JP
KUMAMOTO, Norichika; JP
代理人: TAKEUCHI, Susumu; 8 Floor, Shimizu Building 25-47, Nishi-Shinbashi 3-chome Minato-ku, Tokyo 105-0003, JP
優先権情報:
発明の名称: (EN) PROCESSOR
(FR) PROCESSEUR
(JA) プロセッサ
要約: front page image
(EN) A register block includes a volatile storage cell for storing a register data bit of a task being executed in the CPU core multi−task processing and a non−volatile storage cell (2) for the maximum number m of tasks for saving the register data bit for each of the tasks of the multi−task processing. For example, when switching from task 1 to task 2, a task switching storage control unit writes and saves the register bit of the volatile storage cell in the non−volatile storage cell of task 1 before switching by a save/write control signal, after which the task switching storage control unit reads out the register data bit saved in the non−volatile storage cell of task 2 after switching by a restoration/read control signal and writes the register data bit in the volatile storage cell by a data write control signal.
(FR) Un bloc registre comprend une cellule de mémoire rémanente conçue pour stocker un bit de données de registre d'une tâche en cours d'exécution dans le traitement multitâche principal de l'UC, et une cellule de mémoire rémanente (2) pour le nombre maximum m de tâches pour la sauvegarde du bit de données de registre pour chaque tâche du traitement multitâche. Par exemple, lors du passage de la tâche 1 à la tâche 2, une unité de commande de mémoire de commutation de tâches écrit et sauvegarde le bit de registre de la cellule de mémoire rémanente dans la cellule de mémoire rémanente de la tâche 1, avant la commutation par un signal de commande de sauvegarde/écriture. L'unité de commande de mémoire de commutation de tâches lit ensuite le bit de données de registre sauvegardé dans la cellule de mémoire rémanente de la tâche 2, après la commutation par un signal de commande de restauration/lecture, et écrit le bit de données de registre dans la cellule de mémoire rémanente par un signal de commande d'écriture de données.
(JA) レジスタブロックに、CPUコアのマルチタスク処理における現在実行中のタクスのレジスタデータビットを記憶する揮発性記憶セルと、マルチタスク処理のタスク別にレジスタデータビットを退避する最大タスク数m分の不揮発性記憶セル2を設ける。タスク切替記憶制御部は、例えばタクス1からタクス2に切替える場合には、揮発性記憶セルのレジスタデータビットを切替前のタスク1の不揮発性記憶セルに退避書込制御信号により書込んで退避させた後に、切替後のタクス2の不揮発性記憶セルに退避しているレジスタデータビットを復元読出制御信号により読出し、揮発性記憶セルにデータ書込制御信号E2により書込む。
指定国: JP, US
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)