WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2004056162) フリップチップ実装用電子部品及びその製造法、回路板及びその製造法、実装体の製造法
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2004/056162    国際出願番号:    PCT/JP2002/013203
国際公開日: 01.07.2004 国際出願日: 18.12.2002
IPC:
H01C 1/16 (2006.01), H01C 17/00 (2006.01), H01C 17/28 (2006.01), H01L 21/48 (2006.01), H01L 23/31 (2006.01), H05K 3/06 (2006.01), H05K 3/24 (2006.01)
出願人: K-TECH DEVICES CORP. [JP/JP]; 14016-30, Ooaza Nakaminowa, Minowacho, Kamiinagun, Nagano 399-4601 (JP) (米国を除く全ての指定国).
TAKAYAMA, Toshiharu [JP/JP]; (JP) (米国のみ)
発明者: TAKAYAMA, Toshiharu; (JP)
優先権情報:
発明の名称: (EN) FLIP-CHIP MOUNTING ELECTRONIC COMPONENT AND METHOD FOR PRODUCING THE SAME, CIRCUIT BOARD AND METHOD FOR PRODUCING THE SAME, METHOD FOR PRODUCING PACKAGE
(FR) COMPOSANT ELECTRONIQUE DE MONTAGE DE PUCES A PROTUBERANCES ET PROCEDE DE PRODUCTION ASSOCIE, CARTE DE CIRCUIT IMPRIME ET PROCEDE DE PRODUCTION ASSOCIE, ET PROCEDE DE PRODUCTION D'ENSEMBLE
(JA) フリップチップ実装用電子部品及びその製造法、回路板及びその製造法、実装体の製造法
要約: front page image
(EN)A method for producing a flip-chip mounting electronic component having a plurality of terminals (3) spotted on the mounting face (1) with a conductor being formed on the terminal (3) in which flip-chip mounting capable of shortening the distance between bumps (7) is realized. A step for covering the mounting face (1) with a conductor of specified thickness, a step for masking the conductor surface at such parts as corresponding to the terminal (3) parts, and a step for removing the conductor except the mask (6) part are carried out in this order. The bump is preferably composed of copper.
(FR)L'invention concerne un procédé de production d'un composant électronique de montage de puces à protubérances équipé de plusieurs bornes (3) posées sur la face de montage (1), un conducteur étant formé sur la borne (3) dans laquelle le montage de puces à protubérances capable de réduire la distance entre les bosses (7) est effectué. L'invention concerne une étape de revêtement de la face de montage (1), une étape de masquage de la surface du conducteur au niveau des parties correspondant à celles de la borne (3), et une étape d'évacuation du conducteur à l'exception de la partie masque (6), ces étapes étant exécutées dans cet ordre. De préférence, la bosse est à base de cuivre.
(JA)not available
指定国: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, OM, PH, PL, PT, RO, RU, SD, SE, SG, SK, SL, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)