処理中

しばらくお待ちください...

PATENTSCOPE は、メンテナンスのため次の日時に数時間サービスを休止します。サービス休止: 土曜日 31.10.2020 (7:00 午前 CET)
設定

設定

出願の表示

1. WO2004040581 - メモリ装置、動きベクトルの検出装置および検出方法

公開番号 WO/2004/040581
公開日 13.05.2004
国際出願番号 PCT/JP2003/013204
国際出願日 15.10.2003
IPC
G11C 11/56 2006.01
G物理学
11情報記憶
C静的記憶
11特定の電気的または磁気的記憶素子の使用によって特徴づけられたデジタル記憶装置;そのための記憶素子
56ステップによって表わされる3以上の安定状態を有する記憶素子を用いるもの,例.電圧によるもの,電流によるもの,位相によるもの,周波数によるもの
H04N 7/26 2006.01
H電気
04電気通信技術
N画像通信,例.テレビジョン
7テレビジョン方式
24パルス符号変調を用いるテレビジョン信号の伝送方式
26ビットレートの低減をするもの
H04N 7/50 2006.01
H電気
04電気通信技術
N画像通信,例.テレビジョン
7テレビジョン方式
24パルス符号変調を用いるテレビジョン信号の伝送方式
26ビットレートの低減をするもの
50変換符号化および予測符号化を含むもの
CPC
G06T 2200/28
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
2200Indexing scheme for image data processing or generation, in general
28involving image processing hardware
G06T 2207/10016
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
2207Indexing scheme for image analysis or image enhancement
10Image acquisition modality
10016Video; Image sequence
G06T 7/231
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
7Image analysis
20Analysis of motion
223using block-matching
231using full search
G11C 11/565
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
11Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
56using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
565using capacitive charge storage elements
G11C 7/1006
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
7Arrangements for writing information into, or reading information out from, a digital store
10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
1006Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
H04N 19/43
HELECTRICITY
04ELECTRIC COMMUNICATION TECHNIQUE
NPICTORIAL COMMUNICATION, e.g. TELEVISION
19Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
42characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
43Hardware specially adapted for motion estimation or compensation
出願人
  • SONY CORPORATION [JP]/[JP] (AllExceptUS)
  • KONDO, Tetsujiro [JP]/[JP] (UsOnly)
  • NIITSUMA, Wataru [JP]/[JP] (UsOnly)
  • KOBAYASHI, Naoki [JP]/[JP] (UsOnly)
発明者
  • KONDO, Tetsujiro
  • NIITSUMA, Wataru
  • KOBAYASHI, Naoki
代理人
  • YAMAGUCHI, Kunio
優先権情報
2002-30090215.10.2002JP
2002-30090315.10.2002JP
公開言語 (言語コード) 日本語 (JA)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) MEMORY DEVICE, MOTION VECTOR DETECTION DEVICE, AND DETECTION METHOD
(FR) DISPOSITIF DE MEMOIRE, DISPOSITIF DE DETECTION DE VECTEUR DE DEPLACEMENT ET PROCEDE DE DETECTION
(JA) メモリ装置、動きベクトルの検出装置および検出方法
要約
(EN)
A memory device preferably applied to motion vector detection by the block matching method. Pixel data in a first frame (reference frame) is stored in a straight binary format in a unit A of a memory cell array section 20a. Pixel data in a second frame (search frame) is stored in a two’s complement format in a unit B of a memory cell array section 20b. Each of the units A and B consists of a plurality of memory cells. Word lines WL associated with pixel data of the first and the second frame are simultaneously activated and accumulated charge of a capacitor of each memory cell is connected on a single bit line BL. An A/D converter (53) outputs a digital signal (difference absolute value) of a value corresponding to the total charge. When pixel data is read out, subtraction and absolute value conversion are performed simultaneously.
(FR)
L'invention concerne un dispositif de mémoire appliqué, de préférence, à une détection de vecteur de déplacement au moyen du procédé de correspondance de blocs. Des données de pixels dans une première trame (trame de référence) sont stockées dans un format binaire droit dans une unité A d'une section de réseau de cellules de mémoire (20a). Des données de pixels dans une seconde trame (trame de recherche) sont stockées dans un format à deux compléments dans une unité B d'une section de réseau de cellules de mémoire (20b). Chacune des unités A et B comprend une pluralité de cellules de mémoire. Des lignes de mots (WL) liées aux données de pixels des première et seconde trames sont simultanément activées et une charge accumulée d'un condensateur de chaque cellule de mémoire est connectée au niveau d'une ligne binaire unique (BL). Un convertisseur analogique-numérique (53) émet un signal numérique (valeur absolue de différence) d'une valeur correspondant à la charge totale. Lorsque des données de pixels sont lues, une soustraction et une conversion de valeur absolue sont réalisées simultanément.
(JA)
 この発明は、ブロックマッチング法で動きベクトルを検出する際に適用して好適なメモリ装置等に関する。第1のフレーム(参照フレーム)の画素データを、メモリセルアレイ部20aのユニットAに、ストレートバイナリの形式で記憶する。第2のフレーム(探索フレーム)の画素データを、メモリセルアレイ部20bのユニットBに2の補数の形式で記憶する。ユニットA,Bは、夫々複数のメモリセルからなる。第1、第2のフレームの画素データに係るワードWL線を同時に活性化し、各メモリセルのキャパシタの蓄積電荷を1つのビット線BL上で結合する。A/Dコンバータ53は、その電荷総量に対応した値のデジタル信号(差分絶対値)を出力する。画素データの読み出し時に、減算、絶対値変換が同時に行われる。
国際事務局に記録されている最新の書誌情報