処理中

しばらくお待ちください...

設定

設定

出願の表示

1. WO2004023661 - 信号処理装置および信号処理方法、デルタ・シグマ変調型分数分周PLL周波数シンセサイザ、無線通信機器、デルタ・シグマ変調型D/A変換器

公開番号 WO/2004/023661
公開日 18.03.2004
国際出願番号 PCT/JP2003/010885
国際出願日 27.08.2003
IPC
H03L 7/197 2006.1
H電気
03基本電子回路
L電子的振動またはパルス発生器の自動制御,起動,同期または安定化
7周波数または位相の自動制御;同期
06周波数または位相ロックループに加えられる基準信号を用いるもの
16間接的な周波数の合成,すなわち周波数または位相ロックループを用いる予め決められた多数の周波数の内の所望の一つを発生するもの
18ループの中に分周器または計数器を用いるもの
197ループをロックするために時間差を用いるもの,適時変化可能な数値間を計数する計数器,または適時変化可能な係数によって分周する分周器,例.非整数の周波数分周を得るもの
H03M 3/00 2006.1
H電気
03基本電子回路
M符号化,復号化または符号変換一般
3アナログ値から差分変調信号への変換または差分変調信号からアナログ値への変換
H03M 7/00 2006.1
H電気
03基本電子回路
M符号化,復号化または符号変換一般
7情報がデジットの所定の順序または数によって表現されている符号から,その同一の情報がデジットの異なる順序または数によって表現されている符号への変換
H03M 7/36 2006.1
H電気
03基本電子回路
M符号化,復号化または符号変換一般
7情報がデジットの所定の順序または数によって表現されている符号から,その同一の情報がデジットの異なる順序または数によって表現されている符号への変換
30圧縮;伸張;不必要なデータの抑圧,例,冗長度の減少
36数ビットの差分変調信号,すなわち.連続した標本の差を1ビットより多いビットで符号化したもの,への変換または数ビットの差分変調信号からの変換
CPC
H03L 7/1978
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
7Automatic control of frequency or phase; Synchronisation
06using a reference signal applied to a frequency- or phase-locked loop
16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
18using a frequency divider or counter in the loop
197a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
1974for fractional frequency division
1976using a phase accumulator for controlling the counter or frequency divider
1978using a cycle or pulse removing circuit
H03M 7/3008
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
MCODING; DECODING; CODE CONVERSION IN GENERAL
7Conversion of a code where information is represented by a given sequence or number of digits to a code where the same ; , similar or subset of; information is represented by a different sequence or number of digits
30Compression
3002Conversion to or from differential modulation
3004Digital delta-sigma modulation
3006Compensating for, or preventing of, undesired influence of physical parameters
3008by averaging out the errors, e.g. using dither
H03M 7/3042
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
MCODING; DECODING; CODE CONVERSION IN GENERAL
7Conversion of a code where information is represented by a given sequence or number of digits to a code where the same ; , similar or subset of; information is represented by a different sequence or number of digits
30Compression
3002Conversion to or from differential modulation
3004Digital delta-sigma modulation
3015Structural details of digital delta-sigma modulators
3031characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path
3042the modulator being of the error feedback type, i.e. having loop filter stages in the feedback path only
出願人
  • MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD. [JP]/[JP] (AllExceptUS)
  • NAGASO, Yoichi [JP]/[JP] (UsOnly)
  • SAEKI, Takaharu [JP]/[JP] (UsOnly)
発明者
  • NAGASO, Yoichi
  • SAEKI, Takaharu
代理人
  • MAEDA, Hiroshi
優先権情報
2002-26008805.09.2002JP
公開言語 (言語コード) 日本語 (ja)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) SIGNAL PROCESSING DEVICE, SIGNAL PROCESSING METHOD, DELTA-SIGMA MODULATION TYPE FRACTIONAL DIVISION PLL FREQUENCY SYNTHESIZER, RADIO COMMUNICATION DEVICE, DELTA-SIGMA MODULATION TYPE D/A CONVERTER
(FR) DISPOSITIF ET PROCÉDÉ DE TRAITEMENT DE SIGNAUX, SYNTHÉTISEUR DE FRÉQUENCE À BOUCLE À PHASE ASSERVIE ET À DIVISION FRACTIONNAIRE, DU TYPE À MODULATION DELTA-SIGMA, DISPOSITIF DE COMMUNICATION RADIO ET CONVERTISSEUR N/A DE TYPE À MODULATION DELTA-SIGMA
(JA) 信号処理装置および信号処理方法、デルタ・シグマ変調型分数分周PLL周波数シンセサイザ、無線通信機器、デルタ・シグマ変調型D/A変換器
要約
(EN) A fractional divider (28) includes a latch (31) for holding division data, a &Dgr;Σ modulator (33), a digital dither circuit (32) for receiving a digital input F representing the fractional portion of the division data from the latch (31) and supplying a digital output alternately changing between F+k and F-k (k is an integer) or the F value itself to the &Dgr;Σ modulator (33), and circuit means (34 to 38) for executing fractional division operation according to the integer portion (M value) of the division data and the output of the &Dgr;Σ modulator (33). The digital dither circuit (32) serves to suppress a spurious signal generated as a result of concentration of quantization noise at a particular frequency when the &Dgr;Σ modulator (33) has received a particular F value (for example F = 2n-1).
(FR) Diviseur fractionnaire (28) qui comporte un verrou (31) pour retenir des données de division, un modulateur $g(D)$g(S) (33), un circuit de vibration numérique (32) destiné à recevoir une entrée numérique F représentant la partie fractionnaire des données de division provenant du verrou (31) et à fournir une sortie numérique, passant en alternance de F+k à F-k (k étant un nombre entier) ou à la valeur F elle-même, au modulateur $g(D)$g(S) (33), et un circuit (34 à 38) permettant l'exécution des opérations de division fractionnaire selon la partie entière (valeur M) des données de division et la sortie du modulateur $g(D)$g(S) (33). Le circuit de vibration numérique (32) sert à supprimer un signal parasite résultant de la concentration du bruit de quantification à une fréquence particulière lorsque le modulateur $g(D)$g(S) (33) a reçu une valeur F particulière (par exemple F = 2n-1).
(JA)  分数分周器(28)は、分周データを保持するためのラッチ(31)と、ΔΣ変調器(33)と、分周データのうちの分数部分を表すデジタル入力Fをラッチ(31)から受け取り、ある整数値をkとするとき、F+kとF−kとに交互に変化するデジタル出力、もしくはF値そのものをΔΣ変器(33)へ供給するためのデジタルディザ回路(32)と、分周データのうちの整数部分(M値)とΔΣ変調器(33)の出力とに基づいて分数分周動作を実行するための回路手段(34~38)とを備える。デジタルディザ回路(32)は、ある特定のF値(例えばF=2n−1)をΔΣ変調器(33)が受け取った際に量子化雑音が特定の周波数に集中する結果として生じるスプリアス信号の抑止に役立つ。
国際事務局に記録されている最新の書誌情報