WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2004017418) 半導体集積回路装置およびその製造方法
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2004/017418    国際出願番号:    PCT/JP2002/008284
国際公開日: 26.02.2004 国際出願日: 15.08.2002
予備審査請求日:    15.08.2002    
IPC:
H01L 21/8238 (2006.01), H01L 29/51 (2006.01)
出願人: RENESAS TECHNOLOGY CORP. [JP/JP]; 4-1, Marunouchi 2-chome, Chiyoda-ku, Tokyo 100-6334 (JP) (米国を除く全ての指定国).
SAKAI, Satoshi [JP/JP]; (JP) (米国のみ).
YAMAMOTO, Satoshi [JP/JP]; (JP) (米国のみ).
HIRAIWA, Atsushi [JP/JP]; (JP) (米国のみ).
FURUKAWA, Ryoichi [JP/JP]; (JP) (米国のみ)
発明者: SAKAI, Satoshi; (JP).
YAMAMOTO, Satoshi; (JP).
HIRAIWA, Atsushi; (JP).
FURUKAWA, Ryoichi; (JP)
代理人: TSUTSUI, Yamato; Tsutsui & Associates, 3F, Azeria Bldg., 1-1, Nishi-shinjuku 8-chome, Shinjuku-ku, Tokyo 160-0023 (JP)
優先権情報:
発明の名称: (EN) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE AND METHOD FOR FABRICATING THE SAME
(FR) DISPOSITIF A CIRCUIT INTEGRE A SEMICONDUCTEURS ET PROCEDE DE FABRICATION
(JA) 半導体集積回路装置およびその製造方法
要約: front page image
(EN)After a silicon oxide film (9) is formed on the surface of region A of a semiconductor substrate (1), a high permittivity insulation film (10), a silicon film, and a silicon oxide film (14) are deposited sequentially on the semiconductor substrate (1). It is then patterned to leave the silicon oxide film (14) in a region for forming a gate electrode, and the silicon films (13n, 13p) are processed using the patterned silicon oxide film (14) as a mask. At the time of removing the silicon oxide film (14), etching is performed under such conditions that the etching selecting ratio of the silicon oxide film (14) becomes high for the high permittivity insulation film (10). The high permittivity insulation film (10) is also left beneath the end part of the gate electrodes (13n, 13p) in order to ensure its withstand voltage thus enhancing the characteristics of an MISFET.
(FR)Selon l'invention, une couche d'oxyde de silicium (9) est formée à la surface d'une région (A) d'un substrat à semiconducteurs (1), et une couche d'isolation à permittivité élevée (10), une couche de silicium, et une couche d'oxyde de silicium (14) sont déposées séquentiellement sur le substrat à semiconducteurs (1). Ledit substrat est ensuite structuré de manière à conserver la couche d'oxyde de silicium (14) dans une zone afin de former une électrode de grille, et les couches de silicium (13n, 13p) sont traitées au moyen de la couche d'oxyde de silicium (14) servant de masque. Au moment du retrait de la couche d'oxyde de silicium (14), on effectue une gravure dans des conditions telles que le rapport de sélection de gravure de la couche d'oxyde de silicium (14) par rapport à la couche d'isolation à permittivité élevée (10) devienne élevé. La couche d'isolation à permittivité élevée (10) est également conservée sous la partie terminale des électrodes de grille (13n, 13p) de manière à conserver la tension de résistance afin d'améliorer les caractéristiques d'un MISFET.
(JA)not available
指定国: CN, JP, KR, SG, US.
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, SK, TR).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)