WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2004013909) メモリを内蔵した半導体集積回路
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2004/013909    国際出願番号:    PCT/JP2002/007889
国際公開日: 12.02.2004 国際出願日: 02.08.2002
予備審査請求日:    02.08.2002    
IPC:
G11C 5/02 (2006.01), G11C 7/18 (2006.01), G11C 8/14 (2006.01), H01L 23/528 (2006.01), H01L 27/105 (2006.01), H01L 27/118 (2006.01)
出願人: HITACHI, LTD. [JP/JP]; 6-6, Marunouchi 1-chome, Chiyoda-ku, Tokyo 100-8280 (JP) (米国を除く全ての指定国).
TORIYAMA, Keinosuke [JP/JP]; (JP) (米国のみ).
HASEGAWA, Masatoshi [JP/JP]; (JP) (米国のみ).
YOKOYAMA, Yuji [JP/JP]; (JP) (米国のみ)
発明者: TORIYAMA, Keinosuke; (JP).
HASEGAWA, Masatoshi; (JP).
YOKOYAMA, Yuji; (JP)
代理人: OBINATA, Tomio; Yamamoto Bldg. 2F, 4, Kagurazaka 3-chome, Shinjuku-ku, Tokyo 162-0825 (JP)
優先権情報:
発明の名称: (EN) SEMICONDUCTOR INTEGRATED CIRCUIT INCORPORATING MEMORY
(FR) CIRCUIT INTÉGRÉ À SEMI-CONDUCTEURS INCORPORANT UNE MÉMOIRE
(JA) メモリを内蔵した半導体集積回路
要約: front page image
(EN)A semiconductor integrated circuit incorporating a memory in which a power supply generating circuit for memory and a memory circuit except the power supply generating circuit are previously designed as individual macro cells at the time of development. At the time of developing a hybrid logic/memory LSI, the number of memory macro cells to be mounted is determined in order to attain a desired storage capacity, and the memory macro cells are arranged on a chip such that the word lines are directed in the same direction. Furthermore, a macro cell including the power supply generating circuit is arranged at the end of a chip as a cell common to the plurality of memory macro cells.
(FR)L'invention concerne un circuit intégré à semi-conducteurs incorporant une mémoire dans lequel un circuit générateur d'alimentation de la mémoire et un circuit mémoire à l'exception du circuit générateur d'alimentation ont été conçus comme macro-cellules lors du développement. Lors du développement d'une LSI logique hybride/mémoire, on détermine le nombre de macro-cellules de mémoire à monter de façon à atteindre une capacité de stockage voulue, les macro-cellules de mémoire étant disposées sur une puce de manière à orienter les lignes de mots dans la même direction. De plus, une macro-cellule comprenant le circuit générateur d'alimentation est disposée à l'extrémité d'une puce comme cellule commune à la pluralité de macro-cellules de mémoire.
(JA) メモリ内蔵半導体集積回路を開発するに際して、予め、メモリ用の電源発生回路とこの電源発生回路を除いたメモリ回路とを、それぞれ別個のマクロセルとして設計しておいて、論理・メモリ混載LSIの開発に際しては、所望の記憶容量が得られるように搭載するメモリマクロセルの数を決定し、これらを互いにワード線が同一方向となるようにチップ上に並べて配置すると共に、電源発生回路を含むマクロセルはこれらの複数のメモリマクロセルに対して共通のセルとしてチップの端に配置するようにしたものである。
指定国: CN, JP, KR, SG, US.
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, SK, TR).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)