16:00 CETの火曜日 19.11.2019のメンテナンス理由で数時間使用できません
国際・国内特許データベース検索
このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (JPWO2008126386) 2周波整合回路及びそれを具備する携帯端末

官庁 : 日本
出願番号: JP2008000828 出願日: 31.03.2008
公開番号: WO2008126386 公開日: 23.10.2008
公報種別: A1
IPC:
H04B 1/40
H03H 7/38
H 電気
04
電気通信技術
B
伝送
1
グループH04B3/00~H04B13/00の単一のグループに包含されない伝送方式の細部;伝送媒体によって特徴づけられない伝送方式の細部
38
送受信機,すなわち送信機と受信機とが1つの構造ユニットを形成し,かつ少なくとも一部分は送信および受信機能のために用いられる装置
40
回路
H 電気
03
基本電子回路
H
インビーダンス回路網,例.共振回路;共振器
7
回路網の部品として受動的電気素子のみを含む多端子対回路網
38
インピーダンス整合回路網
出願人: パナソニック株式会社
発明者: 寒川 潮
代理人: 奥田 誠司
優先権情報: 2007101505 09.04.2007 JP
発明の名称: (JA) 2周波整合回路及びそれを具備する携帯端末
要約: front page image
(JA)

入力端子(2)、素子(4a,4b,4c,4d)、負荷(5)の接続形態を、電卓やデジタル時計などの数字の表示に適用される「7セグメントディスプレイ」状にする。すなわち、7セグメントディスプレイの横方向に延びる3つのセグメント中の、最上部と最下部にあるセグメントを入力端子(2)に割り当て、残り1つの横方向に延びるセグメントに負荷5を割り当てれば、残りの縦方向の4セグメントが素子(4a,4b,4c,4d)に相当する。この回路構成により、素子総数が4に減じられることによって低損失性が実現され、また、構成回路中から共振回路が排除されるとともに梯子回路の規模が縮小されることにより、負荷5のインピーダンス変動に対して高安定なインピーダンス整合が行える。


また、:
US20090128252JP4308883CN101558561WO/2008/126386