国際・国内特許データベース検索
このアプリケーションの一部のコンテンツは現在ご利用になれません。
この状況が続く場合は、次のお問い合わせ先までご連絡ください。フィードバック & お問い合わせ
1. (EP3125297) SILICON CARBIDE SEMICONDUCTOR DEVICE, AND METHOD FOR MANUFACTURING SAME

官庁 : 欧州特許庁(EPO)
出願番号: 15769856 出願日: 14.05.2015
公開番号: 3125297 公開日: 01.02.2017
公報種別: A4
指定国: AL, AT, BA, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LI, LT, LU, LV, MC, ME, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR
(国内移行後) 元 PCT 国際出願 出願番号:IB2015053547 ; 公開番号: クリックしてデータを表示
IPC:
H01L 29/78
H01L 21/336
H01L 29/06
H01L 29/08
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
66
半導体装置の型
68
整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76
ユニポーラ装置
772
電界効果トランジスタ
78
絶縁ゲートによって生じる電界効果を有するもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
334
ユニポーラ型の装置の製造のための多段階工程
335
電界効果トランジスタ
336
絶縁ゲートを有するもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
02
半導体本体
06
半導体本体の形状に特徴のあるもの;半導体領域の形状,相対的な大きさまたは配列に特徴のあるもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
02
半導体本体
06
半導体本体の形状に特徴のあるもの;半導体領域の形状,相対的な大きさまたは配列に特徴のあるもの
08
整流,増幅,またはスイッチされる電流を流す電極が接続されている半導体領域をもつものであって,その電極が3つ以上の電極を持つ半導体装置の部分であるもの
CPC:
H01L 29/063
H01L 21/02529
H01L 21/046
H01L 21/049
H01L 29/0623
H01L 29/0878
H01L 29/1095
H01L 29/1608
H01L 29/518
H01L 29/66068
H01L 29/7813
出願人: SUMITOMO ELECTRIC INDUSTRIES
発明者: SHIOMI HIROMU
優先権情報: 2015053547 14.05.2015 IB
2014068301 28.03.2014 JP
発明の名称: (DE) SILICIUMCARBID-HALBLEITERBAUELEMENT UND HERSTELLUNGSVERFAHREN DAFÜR
(EN) SILICON CARBIDE SEMICONDUCTOR DEVICE, AND METHOD FOR MANUFACTURING SAME
(FR) DISPOSITIF SEMICONDUCTEUR AU CARBURE DE SILICIUM ET SON PROCÉDÉ DE FABRICATION
要約: front page image
(EN) A silicon carbide semiconductor device (1) includes a silicon carbide substrate (10) and a gate insulating film (15). The silicon carbide substrate (10) includes a first impurity region (12), a second impurity region (13), and a third impurity region (14). The first impurity region (12) includes: a first region (12a) in contact with the second impurity region (13); a second region (12b) that is in contact with the first region (12a), that is located opposite to the second impurity region (13) when viewed from the first region (12a), and that has an impurity concentration higher than an impurity concentration of the first region (12a); and a third region (12c) that is in contact with the second region (12b), that is located opposite to the first region (12a) when viewed from the second region (12b), and that has an impurity concentration lower than the impurity concentration of the second region (12b). The gate insulating film (15) is in contact with the first region (12a), the second impurity region (13), and the third impurity region (14) at a side portion (SW) of a trench (TR). There are provided a silicon carbide semiconductor device having reduced on resistance and improved breakdown voltage as well as a method for manufacturing the silicon carbide semiconductor device.
(FR) L'invention concerne un dispositif semiconducteur (1) au carbure de silicium doté d'un substrat au carbure de silicium (10) et d'un film d'isolation de gâchette (15). Le substrat au carbure de silicium (10) comprend une première région d'impureté (12), une deuxième région d'impureté (13) et une troisième région d'impureté (14). La première région d'impureté (12) possède : une première région (12a) qui est en contact avec la deuxième région d'impureté (13); une deuxième région (12b) qui est en contact avec la première région (12a) est positionnée sur le côté opposé de la première région (12a) vers la deuxième région d'impureté (13) et présente une concentration d'impuretés supérieure à celle de la première région (12a); et une troisième région (12c) qui est en contact avec la deuxième région (12b) est positionnée sur le côté opposé de la deuxième région (12b) vers la première région (12a) et présente une concentration d'impuretés inférieure à celle de la deuxième région (12b). D'un côté (SW) d'une tranchée (TR), le film d'isolation de gâchette (15) est en contact avec la première région (12a), la deuxième région d'impureté (13) et la troisième région d'impureté (14). L'invention réalise ainsi un dispositif semiconducteur au carbure de silicium dans lequel la résistance en conduction peut être réduite et la tension de claquage peut être augmentée, ainsi qu'un procédé de fabrication dudit dispositif semiconducteur au carbure de silicium.
Also published as:
US20170110534WO/2015/145411