国際・国内特許データベース検索
このアプリケーションの一部のコンテンツは現在ご利用になれません。
この状況が続く場合は、次のお問い合わせ先までご連絡ください。フィードバック & お問い合わせ
1. (EP3104403) INTEGRATED CIRCUIT COMPOSED OF TUNNEL FIELD-EFFECT TRANSISTORS AND METHOD FOR MANUFACTURING SAME

官庁 : 欧州特許庁(EPO)
出願番号: 15761826 出願日: 20.02.2015
公開番号: 3104403 公開日: 14.12.2016
公報種別: A4
指定国: AL, AT, BA, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LI, LT, LU, LV, MC, ME, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR
(国内移行後) 元 PCT 国際出願 出願番号:JP2015054710 ; 公開番号: クリックしてデータを表示
IPC:
H01L 21/8234
H01L 21/84
H01L 27/088
H01L 27/12
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
70
1つの共通基板内または上に形成された複数の固体構成部品または集積回路からなる装置またはその特定部品の製造または処理;集積回路装置またはその特定部品の製造
77
1つの共通基板内または上に形成される複数の固体構成部品または集積回路からなる装置の製造または処理
78
複数の別個の装置に基板を分割することによるもの
82
それぞれが複数の構成部品からなる装置,例.集積回路の製造
822
基板がシリコン技術を用いる半導体であるもの
8232
電界効果技術
8234
MIS技術
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
70
1つの共通基板内または上に形成された複数の固体構成部品または集積回路からなる装置またはその特定部品の製造または処理;集積回路装置またはその特定部品の製造
77
1つの共通基板内または上に形成される複数の固体構成部品または集積回路からなる装置の製造または処理
78
複数の別個の装置に基板を分割することによるもの
82
それぞれが複数の構成部品からなる装置,例.集積回路の製造
84
基板が半導体本外以外のもの,例.絶縁体本外のもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
27
1つの共通基板内または上に形成された複数の半導体構成部品または他の固体構成部品からなる装置
02
整流,発振,増幅またはスイッチングに特に適用される半導体構成部品を含むものであり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁を有する集積化された受動回路素子を含むもの
04
基板が半導体本体であるもの
08
1種類の半導体構成部品だけを含むもの
085
電界効果構成部品のみを含むもの
088
構成部品が絶縁ゲートを有する電界効果トランジスタであるもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
27
1つの共通基板内または上に形成された複数の半導体構成部品または他の固体構成部品からなる装置
02
整流,発振,増幅またはスイッチングに特に適用される半導体構成部品を含むものであり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁を有する集積化された受動回路素子を含むもの
12
基板が半導体本体以外のもの,例.絶縁体本体
CPC:
H01L 27/088
H01L 21/26513
H01L 21/823418
H01L 21/84
H01L 27/1203
H01L 29/41725
出願人: AIST
発明者: MORI TAKAHIRO
優先権情報: 2014047609 11.03.2014 JP
2015054710 20.02.2015 JP
発明の名称: (DE) INTEGRIERTE SCHALTUNG AUS TUNNELFELDEFFEKTTRANSISTOREN UND VERFAHREN ZUR HERSTELLUNG DAVON
(EN) INTEGRATED CIRCUIT COMPOSED OF TUNNEL FIELD-EFFECT TRANSISTORS AND METHOD FOR MANUFACTURING SAME
(FR) CIRCUIT INTÉGRÉ COMPOSÉ DE TRANSISTORS À EFFET DE CHAMP TUNNEL ET MÉTHODE DE FABRICATION DE CELUI-CI
要約: front page image
(EN) [Problem] To reduce an area and cost needed for forming an electrical connection circuit of two tunneling field-effect transistors and to reduce parasitic cap acitance/re sistance. [Solution] An integrated circuit formed of tunneling field-effect transistors includes: a first tunneling field-effect transistor in which one of a first P-type region and a first N-type region operates as a source region and the other one operates as a drain region; and a second tunneling field-effect transistor in which one of a second P-type region and a second N-type region operates as a source region and the other one operates as a drain region, the first and second tunneling field-effect transistors being formed in one active region to have the same polarity, the first P-type region and the second N-type region being formed adjacently, the adjacent first P-type region and second N-type region being electrically connected through metal semiconductor alloy film.
(FR) Le problème de l'invention est de réduire la capacité parasite et la résistance parasite, tout en réduisant le coût et l'aire nécessaires pour former un circuit dans lequel deux transistors à effet de champ tunnel sont connectés électriquement entre eux. La solution de l'invention concerne un circuit intégré composé de transistors à effet de champ tunnel qui est caractérisé comme suit : un premier transistor à effet de champ tunnel, dans lequel une région parmi une première région de type P et une première région de type N fonctionne comme région source et l'autre région fonctionne comme région drain, et un deuxième transistor à effet de champ tunnel, dans lequel une région parmi une deuxième région de type P et une deuxième région de type N fonctionne comme une région source et l'autre région fonctionne comme une région drain, sont formés dans une région active de façon à avoir la même polarité ; le premier transistor à effet de champ tunnel et le deuxième transistor à effet de champ tunnel sont formés de façon que la première région de type P et la deuxième région de type N soient adjacentes l'une à l'autre ; et la première région de type P et la deuxième région de type N adjacentes l'une à l'autre sont connectées électriquement par un film d'alliage semi-conducteur en métal.
Also published as:
CN106104789US20170077092JPWO2015137081KR1020160132080WO/2015/137081