国際・国内特許データベース検索
このアプリケーションの一部のコンテンツは現在ご利用になれません。
この状況が続く場合は、次のお問い合わせ先までご連絡ください。フィードバック & お問い合わせ
1. (DE112016003032) Verfahren zum Herstellen eines Halbleiterwafers

官庁 : ドイツ
出願番号: 112016003032 出願日:
公開番号: 112016003032 公開日: 22.03.2018
公報種別: T5
(国内移行後) 元 PCT 国際出願 出願番号:PCTJP2016003339 ; 公開番号:WO2017026092 クリックしてデータを表示
IPC:
H01L 21/304
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
30
21/20~21/26に分類されない方法または装置を用いる半導体本体の処理
302
表面の物理的性質または形状を変換するため,例.エッチング,ポリシング,切断
304
機械的処理,例.研摩,ポリシング,切断
CPC:
H01L 21/02021
H01L 21/02024
H01L 21/02013
H01L 21/02016
H01L 21/304
H01L 21/78
H01L 22/12
H01L 21/3212
H01L 21/67282
H01L 21/67288
出願人: Shin-Etsu Handotai Co., Ltd.
発明者: Usami Yoshihiro
Amagai Shiro
代理人: Wuesthoff & Wuesthoff, Patentanwälte PartG mbB
優先権情報: 2015-157347 07.08.2015 JP
発明の名称: (DE) Verfahren zum Herstellen eines Halbleiterwafers
要約: front page image
(DE)

Die vorliegende Erfindung stellt ein Verfahren zum Herstellen eines Halbleiterwafers bereit, welches beinhaltet: Abschneiden einer Mehrzahl von Wafern von einem Ingot; Abschrägen von äußeren Umfangsabschnitten der Mehrzahl von geschnittenen Wafern; und Durchführen von doppelseitigem Polieren, um beide Flächen jedes Wafers, dessen äußerer Umfangsabschnitt von einem Träger festgehalten wird, zu polieren, wobei das Verfahren dadurch gekennzeichnet ist, dass das Verfahren das Ausführen einer Warp-Richtungseinstellung beinhaltet, um Richtungen von Warps der Mehrzahl von Wafern in eine Richtung nach dem Schneiden und vor dem Abschrägen zu vereinheitlichen, und das Abschrägen und das doppelseitige Polieren in einem Zustand ausgeführt werden, in dem die Richtungen der Warps der Mehrzahl von Wafern nach der Warp-Richtungseinstellung in eine Richtung vereinheitlicht werden. Folglich ist es möglich, das Verfahren zum Herstellen eines Halbleiterwafers bereitzustellen, welches eine Verminderung der Ebenheit der doppelseitig polierten Wafer sogar im Falle einer Vereinheitlichung von Richtungen der Warps der Wafer in eine Richtung vor dem doppelseitigen Polieren unterbinden kann.


Also published as:
SG11201800460YKR1020180031694US20180226258CN107851569WO/2017/026092