国際・国内特許データベース検索
このアプリケーションの一部のコンテンツは現在ご利用になれません。
この状況が続く場合は、次のお問い合わせ先までご連絡ください。フィードバック & お問い合わせ
1. (DE112014006413) Herstellungsverfahren für epitaktischen Siliciumwafer und epitaktischer Siliciumwafer
官庁 : ドイツ
出願番号: 112014006413 出願日:
公開番号: 112014006413 公開日: 08.12.2016
公報種別: T5
(国内移行後) 元 PCT 国際出願 出願番号:PCTJP2014083682 ; 公開番号:WO2015129133 クリックしてデータを表示
IPC:
H01L 21/20
C23C 16/24
C30B 25/20
H01L 21/205
H01L 21/324
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
20
基板上への半導体材料の析出,例.エピタキシャル成長
C 化学;冶金
23
金属質材料への被覆;金属質材料による材料への被覆;化学的表面処理;金属質材料の拡散処理;真空蒸着,スパッタリング,イオン注入法,または化学蒸着による被覆一般;金属質材料の防食または鉱皮の抑制一般
C
金属質への被覆;金属材料による材料への被覆;表面への拡散,化学的変換または置換による,金属材料の表面処理;真空蒸着,スパッタリング,イオン注入法,または化学蒸着による被覆一般
16
ガス状化合物の分解による化学的被覆であって,表面材料の反応生成物を被覆層中に残さないもの,すなわち化学蒸着(CVD)法
22
金属質材料以外の無機質材料の析出に特徴のあるもの
24
けい素のみの析出
C 化学;冶金
30
結晶成長
B
単結晶成長;共晶物質の一方向固化または共析晶物質の一方向析出;物質のゾーンメルティングによる精製;特定構造を有する均質多結晶物質の製造;単結晶または特定構造を有する均質多結晶物質;単結晶または特定構造を有する均質多結晶物質の後処理;そのための装置
25
反応ガスの化学反応による単結晶成長,例.化学蒸着(CVD)による成長
02
エピタキシャル層成長
18
基板によって特徴づけられたもの
20
基板がエピタキシャル層と同一物質であるもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
20
基板上への半導体材料の析出,例.エピタキシャル成長
205
固体を析出させるガス状化合物の還元または分解を用いるもの,すなわち化学的析出を用いるもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
30
21/20~21/26に分類されない方法または装置を用いる半導体本体の処理
324
半導体本体の性質を改変するための熱処理,例.アニーリング,シンタリング
CPC:
H01L 21/02694
C23C 16/24
C30B 25/186
C30B 25/20
C30B 29/06
C30B 33/02
H01L 21/02381
H01L 21/02532
H01L 21/0262
H01L 21/324
H01L 29/1083
H01L 29/32
出願人: SUMCO CORPORATION
発明者: Ono Toshiaki
Torigoe Kazuhisa
代理人: Kraus & Weisert Patentanwälte PartGmbB
優先権情報: 2014-035969 26.02.2014 JP
発明の名称: (DE) Herstellungsverfahren für epitaktischen Siliciumwafer und epitaktischer Siliciumwafer
要約: front page image
(DE)

Ein Herstellungsverfahren für einen epitaktischen Siliciumwafer, umfassend einen mit Bor dotierten Siliciumwafer mit einem spezifischen Widerstand von 100 mΩ·cm oder weniger und einem auf einer Oberfläche des Siliciumwafers gebildeten epitaktischen Film, umfasst: Aufwachsen des epitaktischen Films auf dem Siliciumwafer (Schritt S2); sowie Anwenden einer Hitzebehandlung auf den epitaktischen Siliciumwafer bei einer Temperatur von weniger als 900°C (Schritt S3).
Also published as:
KR1020160122802US20170011918CN106062926WO/2015/129133