16:00 CETの火曜日 19.11.2019のメンテナンス理由で数時間使用できません
国際・国内特許データベース検索
このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (CN101632179) Semiconductor element, method for manufacturing the semiconductor element, and electronic device provided with the semiconductor element

官庁 : 中華人民共和国
出願番号: 200880008220.1 出願日: 01.04.2008
公開番号: 101632179 公開日: 20.01.2010
特許番号: 101632179 特許付与日: 30.05.2012
公報種別: B
PCT 関連事項: 出願番号:PCTJP2008056501 ; 公開番号:2008126729 クリックしてデータを表示
IPC:
H01L 29/786
H01L 21/336
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
66
半導体装置の型
68
整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76
ユニポーラ装置
772
電界効果トランジスタ
78
絶縁ゲートによって生じる電界効果を有するもの
786
薄膜トランジスタ
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
334
ユニポーラ型の装置の製造のための多段階工程
335
電界効果トランジスタ
336
絶縁ゲートを有するもの
CPC:
H01L 29/7869
H01L 29/78696
Y10S 438/922
出願人: Sharp Kk
夏普株式会社
国立大学法人东北大学
発明者: Urayama Masao
浦山雅夫
Kawasaki Masashi
川崎雅司
Ohno Hideo
大野英男
代理人: long chun
北京尚诚知识产权代理有限公司 11322
優先権情報: 101133/2007 06.04.2007 JP
発明の名称: (EN) Semiconductor element, method for manufacturing the semiconductor element, and electronic device provided with the semiconductor element
(ZH) 半导体元件及其制造方法、以及包括该半导体元件的电子器件
要約: front page image
(EN) A thin film transistor (1) is provided by forming a gate electrode (3) in a prescribed shape on an insulating substrate (2), then, laminating a gate insulating film (4) on the insulating substrate, and laminating a semiconductor layer (5) made of polycrystalline ZnO on the gate insulating film (14). By immersing a semiconductor layer (5) in a solution wherein an impurity material is dissolved, a grain boundary portion of the polycrystalline ZnO film is selectively doped with the impurity material. Then, a source electrode (6) and a drain electrode (7) are formed in prescribed shapes, and a protection film (8) is laminated. Thus, the thin film transistor, which has excellent subthreshold characteristics and a zinc oxide film as a base for an active layer, is provided.
(ZH)

本发明提供半导体元件及其制造方法、以及包括该半导体元件的电子器件。本发明的薄膜晶体管(1),在绝缘性基板(2)上以规定的形状形成栅极电极(3)之后,依次叠层栅极绝缘膜(4)和在该栅极绝缘膜(4)上的作为多晶ZnO的半导体层(5)。通过将半导体层(5)浸渍在溶解有杂质的溶液中,在多晶ZnO膜的晶界部分有选择地掺杂杂质。此后,以规定的形状形成源极电极(6)和漏极电极(7),进而叠层保护膜(8)。由此,能够实现亚阈值特性优异、并具有氧化锌膜作为活性层的基底的薄膜晶体管。


また、:
US20100044702WO/2008/126729