国際・国内特許データベース検索
このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (CN102299154) Semiconductor structure and manufacturing method thereof

官庁 : 中華人民共和国
出願番号: 201010215163.3 出願日: 22.06.2010
公開番号: 102299154 公開日: 28.12.2011
特許番号: 102299154 特許付与日: 12.06.2013
公報種別: B
IPC:
H01L 27/092
H01L 21/8238
H01L 29/49
H01L 21/28
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
27
1つの共通基板内または上に形成された複数の半導体構成部品または他の固体構成部品からなる装置
02
整流,発振,増幅またはスイッチングに特に適用される半導体構成部品を含むものであり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁を有する集積化された受動回路素子を含むもの
04
基板が半導体本体であるもの
08
1種類の半導体構成部品だけを含むもの
085
電界効果構成部品のみを含むもの
088
構成部品が絶縁ゲートを有する電界効果トランジスタであるもの
092
相補型MIS電界効果トランジスタ
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
70
1つの共通基板内または上に形成された複数の固体構成部品または集積回路からなる装置またはその特定部品の製造または処理;集積回路装置またはその特定部品の製造
77
1つの共通基板内または上に形成される複数の固体構成部品または集積回路からなる装置の製造または処理
78
複数の別個の装置に基板を分割することによるもの
82
それぞれが複数の構成部品からなる装置,例.集積回路の製造
822
基板がシリコン技術を用いる半導体であるもの
8232
電界効果技術
8234
MIS技術
8238
相補型電界効果トランジスタ,例.CMOS
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
40
電極
43
構成材料に特徴のあるもの
49
金属-絶縁半導体電極
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
28
21/20~21/268に分類されない方法または装置を用いる半導体本体上への電極の製造
CPC:
H01L 29/4983
H01L 21/823807
H01L 21/823842
H01L 21/823864
H01L 29/66545
H01L 29/7845
出願人: Institute of Microelectronics of Chinese Academy of Sciences
中国科学院微电子研究所
発明者: Zhu Huilong
朱慧珑
Liang Qingqing
梁擎擎
Luo Zhijiong
骆志炯
Yin Haizhou
尹海洲
代理人: ma youbeng
北京市立方律师事务所 11330
優先権情報:
発明の名称: (EN) Semiconductor structure and manufacturing method thereof
(ZH) 半导体结构及其制作方法
要約: front page image
(EN) The invention discloses a semiconductor structure and a manufacturing method thereof. The semiconductor structure comprises a semiconductor substrate, channel regions, gate stacks, side walls and source/drain regions, wherein the channel regions are formed on the semiconductor substrate; the gate stacks are formed in the channel regions; the side walls are formed outside the gate stacks; the source/drain regions are formed at the two sides of the channel regions; the gate stacks comprise gate dielectric layers formed in the channel regions and conducting layers formed on the gate dielectric layers; for nMOSFET (metal-oxide-semiconductor field-effect transistor), the conducting layers have pressure stresses so as to provide tensile stresses to the channel regions; and for pMOSFET, the conducting layers have tensile stresses so as to provide pressure stresses to the channel regions. The semiconductor structure and the manufacturing method are suitable for channel engineering of semiconductor manufacturing.
(ZH)

本申请公开了一种半导体结构及其制造方法。本发明的半导体结构包括:半导体衬底;沟道区,形成于所述半导体衬底上;栅堆叠,形成于所述沟道区上;侧墙,形成于所述栅堆叠的外侧;源/漏区,形成于所述沟道区的两侧;所述栅堆叠包括:栅介质层,形成于所述沟道区上;导电层,形成在所述栅介质层上;其中,对于nMOSFET,所述导电层具有压应力,以给所述沟道区提供拉应力;对于pMOSFET,所述导电层具有拉应力,以给所述沟道区提供压应力。本发明的实施例适用于半导体制造的沟道工程应用。