WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO1999039909) MEMORY EXPANSION CIRCUIT FOR INK JET PRINT HEAD IDENTIFICATION CIRCUIT
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/1999/039909    国際出願番号:    PCT/US1999/002901
国際公開日: 12.08.1999 国際出願日: 10.02.1999
予備審査請求日:    27.08.1999    
IPC:
B41J 2/05 (2006.01), B41J 2/175 (2006.01), B41J 25/34 (2006.01), G11C 7/10 (2006.01), G11C 8/10 (2006.01)
出願人: LEXMARK INTERNATIONAL, INC. [US/US]; 740 West New Circle Road Lexington, KY 40550 (US)
発明者: GIBSON, Bruce, David; (US).
PARISH, George, Keith; (US)
代理人: LAMBERT, D., Brent; Lexmark International, Inc. 740 West New Circle Road Lexington, KY 40550 (US)
優先権情報:
09/021,633 10.02.1998 US
発明の名称: (EN) MEMORY EXPANSION CIRCUIT FOR INK JET PRINT HEAD IDENTIFICATION CIRCUIT
(FR) CIRCUIT D'EXTENSION DE MEMOIRE DESTINE A UN CIRCUIT D'IDENTIFICATION D'UNE TETE D'IMPRIMANTE A JET D'ENCRE
要約: front page image
(EN)An ink jet print head identification system for providing information to the electronics (98) of an ink jet printer includes a plurality of shift registers (92) having a plurality of address lines. The memory input of each shift register is electrically connected to a memory matrix that supplies digital bits of information to the shift registers (92) in response to receiving a decode input signal (94).
(FR)L'invention concerne un système d'identification d'une tête d'imprimante à jet d'encre qui fournit des informations d'identification de la tête d'imprimante aux circuits électroniques d'une imprimante à jet d'encre. Le système comprend un ou plusieurs registres à décalage dynamique à charge parallèle et à sortie série qui sont intégrés à une puce de la tête d'imprimante possédant plusieurs lignes d'adresse qui relient entre eux les circuits électroniques de l'imprimante et ceux de la tête d'imprimante. L'entrée mémoire de chaque registre à décalage est connectée électriquement à une matrice de mémoire qui fournit au registre à décalage des bits d'informations numériques en réponse à la réception d'une fonction de signal de décodage depuis les circuits électroniques de l'imprimante. Dans un mode de réalisation préféré, deux des lignes d'adresse fournissent à chacun des registres des signaux d'horloge séquentiels qui se succèdent, et ce pour décaler en série le bit d'informations, reçu depuis la matrice de mémoire correspondante du registre à décalage, vers une ligne de sortie depuis laquelle les circuits électroniques de l'imprimante lisent les informations d'identification de la tête d'imprimante. Dans différents modes de réalisation de cette invention, on peut mettre en oeuvre n'importe quel nombre de registres à décalage et de matrices de mémoire, indépendamment du nombre des lignes d'adresse disponibles.
指定国: AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, CA, CH, CN, CU, CZ, DE, DK, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MD, MG, MK, MN, MW, MX, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, UA, UG, UZ, VN, YU, ZW.
アフリカ広域知的所有権機関(ARIPO) (GH, GM, KE, LS, MW, SD, SZ, UG, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: English (EN)
国際出願言語: English (EN)