処理中

しばらくお待ちください...

設定

設定

出願の表示

1. WO2020170392 - 量子計算素子

Document

明 細 書

発明の名称 量子計算素子

技術分野

0001  

背景技術

0002   0003  

先行技術文献

非特許文献

0004  

発明の概要

発明が解決しようとする課題

0005   0006   0007  

課題を解決するための手段

0008   0009   0010   0011   0012   0013   0014   0015   0016   0017   0018   0019   0020   0021   0022   0023   0024   0025  

発明の効果

0026  

図面の簡単な説明

0027  

発明を実施するための形態

0028   0029   0030   0031   0032   0033   0034   0035   0036   0037   0038   0039   0040   0041   0042   0043   0044   0045   0046   0047   0048   0049   0050   0051   0052   0053   0054   0055   0056   0057   0058   0059   0060   0061   0062   0063   0064   0065   0066   0067   0068   0069   0070   0071   0072   0073   0074   0075   0076   0077   0078   0079   0080   0081   0082   0083   0084   0085   0086   0087   0088   0089   0090   0091   0092   0093   0094   0095   0096   0097   0098   0099   0100   0101   0102   0103   0104   0105   0106   0107   0108   0109   0110   0111   0112   0113   0114   0115   0116   0117   0118   0119   0120   0121   0122   0123   0124   0125   0126   0127   0128   0129   0130   0131   0132   0133   0134   0135   0136   0137   0138   0139   0140   0141   0142   0143   0144   0145   0146   0147   0148   0149   0150   0151   0152   0153   0154   0155   0156   0157   0158   0159   0160   0161  

請求の範囲

1   2   3   4   5   6   7   8   9  

図面

1   2   3   4   5   6   7   8   9   10   11   12   13A   13B   13C   13D   14A   14B   14C   14D   15A   15B   15C   15D   16   17   18   19   20   21   22   23  

明 細 書

発明の名称 : 量子計算素子

技術分野

[0001]
 本発明は、量子計算素子に関する。

背景技術

[0002]
 近年、ループ状の超電導線路によって、電流の周回方向を2つの量子状態とする量子ビットを構成し、量子ビットを相互作用させた後、周回方向の違いを超伝導量子干渉計(superconducting quantum interference device, SQUID)によって測定する量子コンピュータが研究されている。このような量子コンピュータでは、量子ビット間の相互作用をカプラによって制御することがある。
[0003]
 例えば下記非特許文献1には、2つの量子ビット間の相互作用の強さを制御することができるカプラが開示されている。

先行技術文献

非特許文献

[0004]
非特許文献1 : R. Harris、他9名、”Compound Josephson-junction coupler for flux qubits with minimal crosstalk”、Physical Review B, 80, 052506 (2009)

発明の概要

発明が解決しようとする課題

[0005]
 カプラは、相互作用の強さを制御する信号を入力するための電極に電気的に接続されている。ここで、超電導線路及びカプラは、フォトリソグラフィによって微細に形成することができるが、その電極は外部から電気信号を入れる配線とコンタクト可能なサイズとするため、比較的大きな面積で形成する必要がある。
[0006]
 量子計算素子を基板上に形成する場合、素子の大きさが電極の数に支配され、超電導線路及びカプラを微細に形成しても、基板の大きさを小さくできないことがある。そのため、超電導線路及びカプラを微細化しても、量子計算素子を超電導状態に保つための冷却効率が向上しないことがある。
[0007]
 そこで、本発明は、電極の数をより少なくした量子計算素子を提供する。

課題を解決するための手段

[0008]
 本発明の一態様に係る量子計算素子は、平面視において少なくとも2つの単位格子を形成するように配置され、それぞれ電磁的状態によって量子ビットを構成する複数の超電導線路と、複数の超電導線路の交差箇所に設けられ、2つの量子ビットを相互作用させる複数の第1カプラと、少なくとも2つの単位格子のうち異なる単位格子に含まれる2つの量子ビットを相互作用させる複数の第2カプラと、複数の超電導線路、複数の第1カプラ及び複数の第2カプラのいずれかに電気的に接続される複数の電極と、を備え、複数の第2カプラの少なくとも一部は、複数の電極のいずれにも電気的に接続されていない。
[0009]
 この態様によれば、異なる単位格子に含まれる2つの量子ビットを相互作用させる複数の第2カプラの少なくとも一部に電極を接続しないことで、全ての第2カプラに電極を接続する場合に比べて電極の数をより少なくすることができ、量子計算素子を小面積化できる。これにより、量子計算素子を超電導状態に保つ冷却効率を高めることができる。
[0010]
 上記態様において、異なる単位格子に含まれる2つの量子ビットの一方を構成する第1超電導線路は、平面視において時計回り又は反時計回りに周回する第1ループを含み、異なる単位格子に含まれる2つの量子ビットの他方を構成する第2超電導線路は、平面視において第1ループと同じ方向に周回する第2ループを含み、第2カプラは、第1ループと対向して、平面視において時計回り又は反時計回りに周回する第1カプラループ及び第2ループと対向して、平面視において第1カプラループと同じ方向に周回する第2カプラループを含んでもよい。
[0011]
 この態様によれば、異なる単位格子に含まれる2つの超電導線路により構成される2つの量子ビットを、互いに同じ状態とすることができる。
[0012]
 上記態様において、異なる単位格子に含まれる2つの量子ビットの一方を構成する第1超電導線路は、平面視において時計回り又は反時計回りに周回する第1ループを含み、異なる単位格子に含まれる2つの量子ビットの他方を構成する第2超電導線路は、平面視において第1ループと反対方向に周回する第2ループを含み、第2カプラは、第1ループと対向して時計回り又は反時計回りに周回する第1カプラループ及び第2ループと対向して第1カプラループと反対方向に周回する第2カプラループを含んでもよい。
[0013]
 この態様によれば、異なる単位格子に含まれる2つの超電導線路により構成される2つの量子ビットを、互いに同じ状態とすることができる。
[0014]
 上記態様において、異なる単位格子に含まれる2つの量子ビットの一方を構成する第1超電導線路は、平面視において時計回り又は反時計回りに周回する第1ループを含み、異なる単位格子に含まれる2つの量子ビットの他方を構成する第2超電導線路は、平面視において第1ループと同じ方向に周回する第2ループを含み、第2カプラは、第1ループと対向して時計回り又は反時計回りに周回する第1カプラループ及び第2ループと対向して第1カプラループと反対方向に周回する第2カプラループを含んでもよい。
[0015]
 この態様によれば、異なる単位格子に含まれる2つの超電導線路により構成される2つの量子ビットを、互いに反対の状態とすることができる。
[0016]
 上記態様において、複数の超電導線路は、ニューラルネットワークの複数のニューロンを構成し、複数の第1カプラは、複数のニューロンの間の結合係数を制御してもよい。
[0017]
 この態様によれば、任意の結合係数を有するニューラルネットワークを構成することができる。
[0018]
 上記態様において、複数の超電導線路は、第1方向に延伸する第1の複数の超電導線路及び第1方向と交差する第2方向に延伸する第2の複数の超電導線路を含み、第1の複数の超電導線路は、ニューラルネットワークの入力層のニューロンを構成し、第2の複数の超電導線路は、ニューラルネットワークの隠れ層又は出力層のニューロンを構成してもよい。
[0019]
 この態様によれば、任意の数の隠れ層を有するニューラルネットワークを構成することができる。
[0020]
 上記態様において、第2の複数の超電導線路は、入力層のニューロンに入力されるデータを修正したトレーニングデータを出力する層のニューロンを構成してもよい。
[0021]
 この態様によれば、学習済みのニューラルネットワークの性能を評価するために用いることができるトレーニングデータの生成を、ニューラルネットワークのフォワードプロパゲーションと同時に行うことができ、メモリ容量やバス帯域を別途確保することなく、トレーニングデータの生成を行うことができる。
[0022]
 上記態様において、ニューラルネットワークは、トレーニングデータを用いて性能が評価されてもよい。
[0023]
 この態様によれば、予め用意したトレーニングデータの一部をテスト用に残す必要がなくなり、ニューラルネットワークの学習に用いることができるデータ数を増やすことができる。
[0024]
 上記態様において、入力層のニューロンを構成する第1の複数の超電導線路及び第1隠れ層のニューロンを構成する第2の複数の超電導線路は、第1単位格子において交差し、第1隠れ層のニューロンを構成する第2の複数の超電導線路及び第2隠れ層のニューロンを構成する第1の複数の超電導線路は、第1単位格子に隣接する第2単位格子において交差し、入力層のニューロンを構成する第1の複数の超電導線路及び第3隠れ層のニューロンを構成する第2の複数の超電導線路は、第1単位格子に隣接する第3単位格子において交差してもよい。
[0025]
 この態様によれば、層をまたいでニューロンが結合するニューラルネットワークを構成することができる。

発明の効果

[0026]
 本発明によれば、電極の数をより少なくした量子計算素子を提供することができる。

図面の簡単な説明

[0027]
[図1] 本発明の実施形態に係る量子計算システムの概要を示す図である。
[図2] 本実施形態に係る量子計算素子の3つの超電導線路、第1カプラ及び第2カプラの概要を示す図である。
[図3] 本実施形態に係る量子計算素子の2つの超電導線路及び第1カプラを示す図である。
[図4] 本実施形態に係る量子計算素子の1つの超電導線路を示す図である。
[図5] 本実施形態に係る量子計算素子により構成されるニューラルネットワークの第1例を示す図である。
[図6] 本実施形態に係る量子計算素子の第1例の概要を示す図である。
[図7] 本実施形態に係る量子計算素子の1つの単位格子を示す図である。
[図8] 本実施形態に係る量子計算素子の第2カプラによる相互作用の強さとフラックスの数の関係を示す図である。
[図9] 本実施形態に係る量子計算素子の第2カプラによる相互作用の第1例を示す図である。
[図10] 本実施形態に係る量子計算素子の第2カプラによる相互作用の第2例を示す図である。
[図11] 本実施形態に係る量子計算素子の2つの超電導線路及び第2カプラを示す図である。
[図12] 従来例に係る量子計算素子の2つの超電導線路及び第2カプラを示す図である。
[図13A] 本実施形態に係る量子計算素子の2つの超電導線路及び第2カプラの第1例の第1層を示す図である。
[図13B] 本実施形態に係る量子計算素子の2つの超電導線路及び第2カプラの第1例の第2層を示す図である。
[図13C] 本実施形態に係る量子計算素子の2つの超電導線路及び第2カプラの第1例の第3層を示す図である。
[図13D] 本実施形態に係る量子計算素子の2つの超電導線路及び第2カプラの第1例の第4層を示す図である。
[図14A] 本実施形態に係る量子計算素子の2つの超電導線路及び第2カプラの第2例の第1層を示す図である。
[図14B] 本実施形態に係る量子計算素子の2つの超電導線路及び第2カプラの第2例の第2層を示す図である。
[図14C] 本実施形態に係る量子計算素子の2つの超電導線路及び第2カプラの第2例の第3層を示す図である。
[図14D] 本実施形態に係る量子計算素子の2つの超電導線路及び第2カプラの第2例の第4層を示す図である。
[図15A] 本実施形態に係る量子計算素子の2つの超電導線路及び第2カプラの第3例の第1層を示す図である。
[図15B] 本実施形態に係る量子計算素子の2つの超電導線路及び第2カプラの第3例の第2層を示す図である。
[図15C] 本実施形態に係る量子計算素子の2つの超電導線路及び第2カプラの第3例の第3層を示す図である。
[図15D] 本実施形態に係る量子計算素子の2つの超電導線路及び第2カプラの第3例の第4層を示す図である。
[図16] 本実施形態に係る量子計算素子の1つの超電導線路の動作例を示す図である。
[図17] 本実施形態に係る量子計算素子により構成されるニューラルネットワークの第2例を示す図である。
[図18] 本実施形態に係る量子計算素子により構成されるニューラルネットワークの第2例の動作例を示す図である。
[図19] 本実施形態に係る量子計算素子の第2例の概要を示す図である。
[図20] 本実施形態に係る量子計算素子の第3例の概要を示す図である。
[図21] 本実施形態に係る量子計算素子により構成されるニューラルネットワークの第3例を示す図である。
[図22] 本実施形態に係る量子計算素子の第4例の概要を示す図である。
[図23] 本実施形態に係る量子計算システムにより実行される処理のフローチャートである。

発明を実施するための形態

[0028]
 添付図面を参照して、本発明の実施形態について説明する。なお、各図において、同一の符号を付したものは、同一又は同様の構成を有する。
[0029]
 図1は、本発明の実施形態に係る量子計算システム100の概要を示す図である。量子計算システム100は、量子コンピュータ1及び古典コンピュータ20を含む。ここで、量子コンピュータ1は、量子効果を積極的に利用した計算機であり、例えば量子断熱計算を行う計算機であってよい。また、古典コンピュータ20は、量子効果を積極的に利用することなく、古典的な自然法則に基づいて動作する計算機であり、例えばノイマン型コンピュータであってよい。
[0030]
 量子コンピュータ1は、量子計算素子10を備える。量子計算素子10は、複数の量子ビットを構成する複数の超電導線路と、2つの量子ビットを相互作用させる複数のカプラとを備える。量子計算素子10は、超電導線路及びカプラを形成する材料の超電導転移温度以下に冷却された状態で使用される。そのため、量子コンピュータ1は、量子計算素子10の他に、冷却機構を備える。
[0031]
 量子コンピュータ1は、電気信号を伝搬するケーブル(同軸ケーブル等)、LAN(Local Area Network)やインターネット等の通信ネットワークNを介して古典コンピュータ20と接続され、古典コンピュータ20による設定に従って動作する。例えば、古典コンピュータ20は、複数の量子ビットの間の相互作用の強さを設定する。量子コンピュータ1は、量子コンピュータ1とは異なるチップに形成され、そのチップ上に構成された信号源から出力される信号で制御してもよい。その際、異なるチップ及び配線は、室温におかれる場合や量子計算素子とは異なる温度環境におかれる場合がある。例えば、液体ヘリウム温度の環境(約4.2K)に置かれ、配線で10mK以下の温度に設置された量子計算素子のチップと接続する場合もある。
[0032]
 図2は、本実施形態に係る量子計算素子10の3つの超電導線路、第1カプラ及び第2カプラの概要を示す図である。同図では、複数の超電導線路として「格子Bの量子ビット1(Horizontal qubit)」、「格子Aの量子ビット2(Horizontal qubit)」及び「格子Aの量子ビット3(Vertical qubit)」を示している。ここで、「格子A」及び「格子B」は、異なる単位格子を表す。「格子Bの量子ビット1(Horizontal qubit)」、「格子Aの量子ビット2(Horizontal qubit)」及び「格子Aの量子ビット3(Vertical qubit)」は、それぞれSQUIDから出発してSQUIDに戻る超電導線路で構成されている。複数の超電導線路は、複数の異なる層に形成された線路によって構成されてよく、本例では、層の違いをハッチングの違いによって図示し、複数の超電導線路を平面視した場合を図示している。また、本例では、SQUIDに含まれるジョセフソン接合を黒塗りの四角で図示している。
[0033]
 量子ビットの量子状態は、超電導線路を流れる電流の周回方向によって表されてよい。ここで、超電導線路を流れる電流の周回方向は、SQUIDから出発してSQUIDに戻る経路を流れる電流の方向で定義される。
[0034]
 「格子Bの量子ビット1(Horizontal qubit)」には、「量子ビット1のreadout SQUID」が設けられている。「量子ビット1のreadout SQUID」によって、「格子Bの量子ビット1(Horizontal qubit)」の電流の周回方向、すなわち量子状態が読み取られる。同様に、「格子Aの量子ビット2(Horizontal qubit)」には、「量子ビット2のreadout SQUID」が設けられており、「格子Aの量子ビット3(Vertical qubit)」には、「量子ビット3のreadout SQUID」が設けられている。
[0035]
 本例では、「格子Aの量子ビット2(Horizontal qubit)」及び「格子Aの量子ビット3(Vertical qubit)」の交差箇所に「Variable coupler」が設けられている。「Variable coupler」は、本発明の第1カプラに相当する。「Variable coupler」は、磁場印加用の配線を有し、「格子Aの量子ビット2(Horizontal qubit)」及び「格子Aの量子ビット3(Vertical qubit)」の相互作用の強さを制御することができる。
[0036]
 また、本例では、「格子Bの量子ビット1(Horizontal qubit)」及び「格子Aの量子ビット2(Horizontal qubit)」の間に「Static coupler」が設けられている。「Static coupler」は、本発明の第2カプラに相当する。「Static coupler」は、磁場印加用の配線を有さず、「格子Bの量子ビット1(Horizontal qubit)」及び「格子Aの量子ビット2(Horizontal qubit)」を固定の強さで相互作用させる。
[0037]
 なお、図2に示した超電導線路のレイアウトは一例にすぎず、平面視において四角形だけでなく、リング状、円形等他のレイアウトであってもよい。超電導線路は、β =2π×L×I /Φ の値が、2~10となるように設計されていればよく、好ましくはβ が3~8となるように設計されていてよい。ここで、Lは超電導線路のインダクタンスであり、I はジョセフソン接合の閾値電流であり、Φ は磁束量子(Φ =h/2e=2.067×10 -15Wb)である。なお、β が小さいと、超電導線路を流れる周回電流の向きの制御が容易となるものの、熱擾乱に弱くなるため、量子状態の安定性が低くなる。また、I は量子ビット作製プロセスと、ジョセフソン接合の面積で定まる量である。例えば、I =5.3uAとなるようなジョセフソン接合と、L=260pHとなるような線路で量子ビットを作製すると、β は4.2となる。
[0038]
 なお、量子ビットはI が低くなるようにジョセフソン接合の面積を小さく作ることが一般的だが、readout SQUIDについてはI が低い必要性はなく、量子ビットよりも面積が大きいジョセフソン接合で作製されてよい。例えば、readout SQUIDのI は、30uA程度であってよい。
[0039]
 図3は、本実施形態に係る量子計算素子10の2つの超電導線路及び第1カプラを示す図である。同図では、2つの超電導線路として「Vertical qubit」及び「Horizontal qubit」を示し、第1カプラとして「Variable coupler」を示している。同図では、2つの超電導線路を省略して直線として図示しているが、図2を用いて説明したように、2つの超電導線路は、SQUIDから出発してSQUIDに戻る超電導線路で構成されている。
[0040]
 2つの超電導線路は、それぞれ「Ring for applying h-bias」と示された磁場印加のためのリングと、「Ring for coupling with neighboring lattice」と示された第2カプラと相互作用するためのリングと、「Ring for coupling with neighboring qubit」と示された第1カプラと相互作用するためのリングと、「Ring for coupling with QFP」と示された磁束量子パラメトロン(Quantum Flux Parametron; QFP)と相互作用するためのリングとを含む。なお、量子ビットは、SQUIDを出発し、描かれたリングを経て、SQUIDに戻る経路を描く構造となっている。好ましくは一筆書きの経路であるが、いくつかの箇所で2通り以上の経路を持ち、SQUIDに戻るような構造となっていてもよい。「Ring for coupling with neighboring qubit」と示された第一カプラと相互作用するためのリングが5つの場合を図示しているが、リングの数は2-6個であってもよい。
[0041]
 第1カプラの一例である「Variable coupler」は、「Vertical qubit」の「Ring for coupling with neighboring qubit」及び「Horizontal qubit」の「Ring for coupling with neighboring qubit」とそれぞれ非接触で対向するリングを含み、電磁誘導により2つの超電導線路を相互作用させる。ここで、相互作用の強さは、「Variable coupler」に印加される磁場によって制御される。当該リングおよびカプラは、実線で示している最上層(第4層)の線路M4と、破線で示している第3層の線路M3と、一点鎖線で示している第2層の線路M2と、二点鎖線で示している最下層(第1層)の線路M1とで構成され、非接触で対向する構成を為し、電磁誘導により相互作用することが可能な構造となっている。
[0042]
 図4は、本実施形態に係る量子計算素子10の1つの超電導線路を示す図である。超電導線路は、「Qubit SQUID」、「Connector for different lattice」、「Ring for coupling neighboring qubit」及び「Read-out(QFP+SQUID)」を含む。ここで、「Connector for different lattice」は、図4の「Ring for coupling with neighboring lattice」と同等のものであり、「Ring for coupling neighboring qubit」は、図4の「Ring for coupling with neighboring qubit」と同等のものである。また、「Read-out(QFP+SQUID)」は、超電導線路の量子状態を読み出すための磁束量子パラメトロン及び超伝導量子干渉計である。図5において、ReadoutはSQUIDのみであってもよい。また、Qubit SQUIDとReadoutが曲げられた位置に図示されているが、これは量子ビットをレイアウト上に並べた時の位置をイメージしたものであり、真っすぐに並んだ配置となっていてもよい。
[0043]
 図5は、本実施形態に係る量子計算素子10により構成されるニューラルネットワークの第1例を示す図である。本例では、量子計算素子10により制限ボルツマンマシンを構成する場合を示している。なお、制限ボルツマンマシンは量子計算素子10により構成されるモデルの一例であり、量子計算素子10によって、リカレント型ニューラルネットワークを構成したり、ニューラルネットワーク以外の機械学習モデルを構成したりすることができる。
[0044]
 本例の制限ボルツマンマシンは、可視層(入力層、Input)に6つのノード(第1~第6ノード)を含み、隠れ層(出力層、Output)に6つのノード(第7~第12ノード)を含む。可視層に含まれる6つのノードと、隠れ層に含まれる6つのノードは、互いに全結合している。
[0045]
 図6は、本実施形態に係る量子計算素子10の第1例の概要を示す図である。同図では、複数の超電導線路と、第1カプラC1と、第2カプラC2とを示している。なお、同図では、複数の超電導線路の「Connector for different lattice」及び「Ring for coupling neighboring qubit」を四角で図示し、「Qubit SQUID」及び「Read-out」の図示を省略している。また、同図では、第1カプラC1に設けられている磁場印加用の配線の図示を省略している。
[0046]
 複数の超電導線路は、平面視において少なくとも2つの単位格子を形成するように配置され、それぞれ電磁的状態によって量子ビットを構成する。量子ビットの量子状態は、超電導線路を流れる電流の周回方向によって表されてよい。また、複数の超電導線路は、ニューラルネットワークの複数のニューロンを構成してよい。複数の超電導線路は、第1方向に延伸する第1の複数の超電導線路及び第1方向と交差する第2方向に延伸する第2の複数の超電導線路を含んでよい。そして、第1方向に延伸する第1の複数の超電導線路は、ニューラルネットワークの入力層のニューロンを構成し、第2方向に延伸する第2の複数の超電導線路は、ニューラルネットワークの隠れ層又は出力層のニューロンを構成してよい。これにより、任意の数の隠れ層を有するニューラルネットワークを構成することができる。なお、第一方向に延伸する第一の複数の超伝導線路を出力層のニューロンに対応させてもよい。
[0047]
 本例では、図3における縦方向(第1方向)に延伸する6つの第1の超電導線路によって、制限ボルツマンマシンの可視層(入力層、Input)に含まれる第1~第6ノードが構成されている。また、図3における横方向(第2方向)に延伸する6つの第2の超電導線路によって、制限ボルツマンマシンの隠れ層(出力層、Output)に含まれる第7~第12ノードが構成されている。なお、本例では、第1方向と第2方向は直交しているが、第1方向と第2方向は斜交していてもよい。なお、第一方向と第一方向への割り当て方が逆の場合であってもよい。
[0048]
 複数の第1カプラC1は、複数の超電導線路の交差箇所に設けられ、2つの量子ビットを相互作用させる。例えば、第1カプラC1は、制限ボルツマンマシンの第1ノードを構成する第1の超電導線路L1aと、制限ボルツマンマシンの第7ノードを構成する第2の超電導線路L7aとの交差箇所に設けられ、第1ノードの値を表す量子ビットと、第7ノードの値を表す量子ビットとを相互作用させる。量子計算素子10により構成されるニューラルネットワークにおいて、複数の第1カプラC1は、複数のニューロンの間の結合係数を制御するものであってよい。なお、第1カプラC1は、例えば非特許文献1に開示された構成を有してよい。複数の第1カプラC1を設けることで、任意の結合係数を有するニューラルネットワークを構成することができる。第1カプラC1の相互作用の強さ、すなわちニューラルネットワークのニューロン間の結合係数は、第1カプラC1に印加する磁場の強さによって制御することができる。
[0049]
 複数の第2カプラC2は、少なくとも2つの単位格子のうち異なる単位格子に含まれる2つの量子ビットを相互作用させる。本例の量子計算素子10は、第1単位格子UL1、第2単位格子UL2、第3単位格子UL3及び第4単位格子UL4を含み、符号1’~4’で示された第2カプラC2は、第1単位格子UL1と第3単位格子UL3にそれぞれ含まれる4つの量子ビットを相互作用させ、符号5’及び6’で示された第2カプラC2は、第2単位格子UL2と第4単位格子UL4にそれぞれ含まれる4つの量子ビットを相互作用させ、符号7’~10’で示された第2カプラC2は、第1単位格子UL1と第2単位格子UL2にそれぞれ含まれる4つの量子ビットを相互作用させ、符号11’及び12’で示された第2カプラC2は、第3単位格子UL3と第4単位格子UL4にそれぞれ含まれる4つの量子ビットを相互作用させる。複数の第2カプラC2は、後述する構成により、異なる単位格子に含まれる2つの量子ビットを同じ量子状態又は反対の量子状態にするように、2つの量子ビットを相互作用させてよい。
[0050]
 従来、複数の超電導線路には、量子状態を読み取るための電極が電気的に接続され、複数の第1カプラC1及び複数の第2カプラC2には、相互作用の強さを制御する信号が入力される電極が電気的に接続される。電極は、比較的面積が大きく、量子計算素子の小面積化を妨げる要因となる。また、カプラの値を変化させる磁場印加コイルへの通電は、周囲に意図しない磁束を与える場合があり、誤動作やノイズの原因となることがある。
[0051]
 本実施形態に係る量子計算素子10は、複数の超電導線路、複数の第1カプラC1及び複数の第2カプラC2のいずれかに電気的に接続される複数の電極を備えるが(図3において不図示)、複数の第2カプラC2の少なくとも一部は、複数の電極のいずれにも電気的に接続されていない。具体的には、符号1’~12’で示された第2カプラC2は、いずれも電極に接続されていない。すなわち、符号1’~12’で示された第2カプラC2は、2つの量子ビットを固定された強さで相互作用させ、相互作用の強さが可変でない。これらの第2カプラC2は、異なる単位格子に含まれる2つの量子ビットを互いに同じ状態にするように構成されていてよい。例えば、第1単位格子UL1に含まれる第2の超電導線路L7aと、第2単位格子UL2に含まれる第2の超電導線路L7bとは、第2カプラC2によって同じ量子状態になるように相互作用されており、制限ボルツマンマシンの第5ノードを構成する第1の超電導線路と、制限ボルツマンマシンの第7ノードを構成する第2の超電導線路L7aとの交差箇所に設けられた第1カプラC1によって、第5ノードの値を表す量子ビットと、第7ノードの値を表す量子ビットとの相互作用が実現される。
[0052]
 このように、本実施形態に係る量子計算素子10によれば、異なる単位格子に含まれる2つの量子ビットを相互作用させる複数の第2カプラC2の少なくとも一部に電極を接続しないことで、全ての第2カプラC2に電極を接続する場合に比べて電極の数をより少なくすることができ、量子計算素子10を小面積化できる。これにより、量子計算素子10を超電導状態に保つ冷却効率を高めることができる。量子計算素子は冷凍機内に設置される。量子計算素子の電極は、外部電源及び電圧計と配線で接続する。しかし、冷凍機内につなげることができる配線数は限られている。そのため、第2カプラC2の電極数を削減することで、実装できる量子ビット数を増やすことができ、より高次のニューラルネットワークを構築できる恩恵が得られる。また、第2カプラC2への通電用配線は、動作時に意図せぬ磁界を周辺ビットに印加することがある。第2カプラC2への配線を削減することで、ノイズを低減し、誤動作を防ぐ恩恵が得られる。
[0053]
 また、量子計算素子10は、ニューラルネットワークのノードを構成する超電導線路と、ニューラルネットワークのノードを構成しない超電導線路との交差箇所に第1カプラC1を備えなくてもよい。さらに、量子計算素子10は、異なる単位格子に含まれる、ニューラルネットワークのノードを構成しない超電導線路の間には第2カプラC2を備えなくてもよい。これにより、電極の数をより少なくすることができ、量子計算素子10を小面積化できる。量子計算素子は冷凍機内に設置される。量子計算素子の電極は、外部電源及び電圧計と配線で接続する。しかし、冷凍機内につなげることができる配線数は限られている。そのため、第2カプラC2の電極数を削減することで、実装できる量子ビット数を増やすことができ、より高次のニューラルネットワークを構築できる恩恵が得られる。また、第2カプラC2への通電用配線は、動作時に意図せぬ磁界を周辺ビットに印加することがある。第2カプラC2への配線を削減することで、ノイズを低減し、誤動作を防ぐ恩恵が得られる。なお、本例の量子計算素子10は、複数の超電導線路によって図2に示すニューラルネットワーク(制限ボルツマンマシン)の複数のニューロンを構成することに適したものであるが、ニューラルネットワークのノードを構成する超電導線路と、ニューラルネットワークのノードを構成しない超電導線路との交差箇所に第1カプラC1を設けて、当該第1カプラC1の相互作用の強さをゼロに制御することとしてもよい。また、異なる単位格子に含まれる、ニューラルネットワークのノードを構成しない超電導線路の間に第2カプラC2を設けることとしてもよい。
[0054]
 図7は、本実施形態に係る量子計算素子10の1つの単位格子ULを示す図である。同図では、一例として、「Vertical qubit」及び「Horizontal qubit」を図示している。また、複数の超電導線路は、それぞれ「Connector for different lattice」及び「Ring for coupling with neighboring qubit」を有する。本例の単位格子ULは、垂直方向に延伸する4つの超電導線路と、水平方向に延伸する4つの超電導線路とを含む。それぞれの超電導線路は、互いに第1カプラにより制御される強さで相互作用する。なお、同図では、各超電導線路に設けられている「Qubit SQUID」及び「Read-out(QFP+SQUID)」の図示を省略している。また、同図では単位格子が4×4の超伝導線路を示しているが、2×2、3×3、4×4、2×2又は5×5等の異なる組みあわせであってもよい。単位格子の大きさは、超伝導線路のβ を考慮して決められる。すなわち、制御性を上げるためにはβ は3~8の間であることが望ましく、超伝導線路内の他の超伝導線路との相互作用させるためのリング形状の数が少なくなる。例えばβ =5とすると、リング数は6となり、2個のリングが格子間接合に用いられるため、他の超伝導線路と相互作用させるリングの数は4個となる。この場合、最大の単位格子は4×4となる。
[0055]
 図8は、本実施形態に係る量子計算素子10の第2カプラによる相互作用の強さと磁束の数の関係を示す図である。同図では、縦軸に第2カプラによる相互作用の強さを相互インダクタンスで示し、横軸に第2カプラに印加する磁束の数(Number of flux)を示している。
[0056]
 同図によると、磁束の数が0の場合(磁束を印加しない場合)、相互作用の強さはM=3pH程度となり、2つの超電導線路の量子状態は互いに逆の状態となる。一方、磁束の数が0.6程度の場合、相互作用の強さはM=-3pH程度となり、2つの超電導線路の量子状態は互いに同じ状態となる。本明細書において、第2カプラC2をねじらない構成とは、第2カプラC2を構成する線路がねじられないで配置される構造であり、磁場を印加しない状態で結合係数M=3が実現されることに対応する。一方、第2カプラC2をねじる構成では、磁束が反転するような線路となり、磁束を印加しない状態でM=-3が実現されることに対応する。
[0057]
 図9は、本実施形態に係る量子計算素子10の第2カプラによる相互作用の第1例を示す図である。わかりやすくするため、2つの超伝導線路を横には並べた図としているが、単位格子を作る場合は縦に並ぶ構造となる。第1例は、異なる単位格子に含まれる2つの量子ビットを、電極に接続されておらず、ねじらない配置の第2カプラによって相互作用させる場合である。
[0058]
 本例の場合、電極が接続されていない第2カプラによって、M=3pHの相互作用が実現され、2つの量子ビットの状態は、互いに逆の状態に固定される。すなわち、左側の量子ビットが「量子状態=1」であれば、右側の量子ビットは「量子状態=0」に固定される。
[0059]
 図10は、本実施形態に係る量子計算素子10の第2カプラによる相互作用の第2例を示す図である。第2例は、異なる単位格子に含まれる2つの量子ビットを、電極に接続されておらず、ねじった配置の第2カプラによって相互作用させる場合である。
[0060]
 本例の場合、電極が接続されていない第2カプラによって、M=-3pHの相互作用が実現され、2つの量子ビットの状態は、互いに同じ状態に固定される。すなわち、左側の量子ビットが「量子状態=1」であれば、右側の量子ビットは「量子状態=1」に固定される。
[0061]
 図11は、本実施形態に係る量子計算素子10の2つの超電導線路L1a,L1b及び第2カプラC2を示す図である。同図では、第1単位格子UL1に含まれる超電導線路L1aと、第3単位格子UL3に含まれる超電導線路L1bと、これら2つの超電導線路に電気的に接続されている複数の電極Eと、超電導線路L1a及び超電導線路L1bを相互作用させる第2カプラC2と、第1配線W1と、第2配線W2と、第3配線W3とを示している。第1配線W1は、超電導線路L1a及び超電導線路L1bへの磁場印加用の配線であり、第2配線W2は、超電導線路L1bのh-bias印加用の配線であり、第3配線W3は、超電導線路L1aのh-bias印加用の配線である。なお、図3では、2つの超電導線路L1a,L1bが一直線上に隣接している場合を模式的に示したが、図10では、2つの超電導線路L1a,L1bが並列している場合を示し、この場合も説明のわかりやすさを優先している。実施形態としては、L1aとL1bが縦に並ぶ配置となることがあり、その場合は電極Eは一列に並ぶのではなく、2か所以上に分散された配置となり得る。超電導線路L1aは、異なる単位格子(第1単位格子UL1及び第3単位格子UL3)に含まれる2つの量子ビットの一方を構成する第1超電導線路に相当する。また、超電導線路L1bは、異なる単位格子に含まれる2つの量子ビットの他方を構成する第2超電導線路に相当する。図10において下方に並べられた正方形は、電極パッドを表す。この電極パッドと、外部電源及び電圧計等の配線を接続し、コンタクトを取る。同図では図示されていないが、第1カプラC1は、結合定数を可変とするため、外部電源との接続が必要であり、電極パッドを有する。
[0062]
 図12は、従来例に係る量子計算素子の2つの超電導線路L1a,L1b及び第2カプラC2を示す図である。従来、異なる単位格子に含まれる2つの超電導線路L1a,L1bを相互作用させる第2カプラC2は、第4配線w4によって電極E2に電気的に接続され、磁場が印加されていた。第2カプラC2は、異なる単位格子に含まれる複数の超電導線路の間に複数設けられるため、従来、電極E2が多くの面積を占めていた。また、第2カプラC2に第4配線W4を介して磁場を印加することで、周辺の量子ビットに意図しない磁場を印加してしまうことがある。一方、本実施形態に係る第2カプラC2は、複数の電極Eのいずれにも電気的に接続されておらず、電極E2を備えない。そのため、本実施形態に係る量子計算素子10によれば、電極の数をより少なくして、基板をより小さくし、量子計算素子10を超電導状態に保つための冷却効率を向上させることができる。また、第2カプラC2周囲の量子ビットに対して、意図しない磁場の印加が生じず、量子状態の安定性を向上させることができる。
[0063]
 図13Aは、本実施形態に係る量子計算素子10の2つの超電導線路L1a,L1b及び第2カプラC2の第1例の第1層を示す図である。第1例では、超電導線路L1a及び超電導線路L1bによって構成される2つの量子ビットが互いに反対の状態となるように第2カプラC2によって相互作用させる場合を示す。同図では、第1層に形成された金属層及びビアを実線で示し、他の層に形成された金属層及びビアを破線で示している。
[0064]
 超電導線路L1aは、平面視において時計回り又は反時計回りに周回する第1ループを含み、超電導線路L1bは、平面視において第1ループと同じ方向に周回する第2ループを含む。第1ループ及び第2ループは、第1層に形成されておらず、図13Aでは図示されていない。
[0065]
 第2カプラC2は、超電導線路L1aの第1ループと対向して、平面視において時計回り又は反時計回りに周回する第1カプラループCLaを含む。第1カプラループCLaの下半分は、第1層の金属層で形成されており、第1ビアV1a及び第2ビアV2aを介して下層の金属層と電気的に接続されている。第1カプラループCLaは、第2ビアV2aから第1ビアV1aに電流が周回する場合、平面視において時計回りに周回する電流によって磁場を生じさせる。
[0066]
 また、第2カプラC2は、超電導線路L1bの第2ループと対向して、平面視において第1カプラループCLaと反対方向に周回する第2カプラループCLbを含む。第2カプラループCLbの上半分は、第1層の金属層で形成されており、第1ビアV1b及び第2ビアV2bを介して下層の金属層と電気的に接続されている。第2カプラループCLbは、第2ビアV2bから第1ビアV1bに電流が周回する場合、平面視において反時計回りに周回する電流によって磁場を生じさせる。
[0067]
 図13Bは、本実施形態に係る量子計算素子10の2つの超電導線路L1a,L1b及び第2カプラC2の第1例の第2層を示す図である。同図では、第2層に形成された金属層及びビアを実線で示し、他の層に形成された金属層及びビアを破線で示している。
[0068]
 超電導線路L1aは、平面視において時計回り又は反時計回りに周回する第1ループLaを含む。第1ループLaの右半分は、第2層の金属層で形成されている。
[0069]
 超電導線路L1bは、平面視において第1ループLaと同じ方向に周回する第2ループLbを含む。第2ループLbの右半分は、第2層の金属層で形成されている。
[0070]
 第2カプラC2の第1カプラループCLaは、第1ビアV1a及び第3ビアV3aによって第3層に電気的に接続されている。同様に、第2カプラC2の第2カプラループCLbは、第1ビアV1b及び第3ビアV3bによって第3層の金属層に電気的に接続されている。また、第1カプラループCLa及び第2カプラループCLbは、第2ビアV2a,V2bによって第2層の金属層に電気的に接続されている。
[0071]
 図13Cは、本実施形態に係る量子計算素子10の2つの超電導線路L1a,L1b及び第2カプラC2の第1例の第3層を示す図である。同図では、第3層に形成された金属層及びビアを実線で示し、他の層に形成された金属層及びビアを破線で示している。
[0072]
 超電導線路L1aは、第4ビアV4a及び第5ビアV5aによって、第3層から第4層の金属層に電気的に接続されている。
[0073]
 超電導線路L1bは、第4ビアV4b及び第5ビアV5bによって、第3層から第4層の金属層に電気的に接続されている。
[0074]
 第2カプラC2の第1カプラループCLaは、第3ビアV3aによって第3層に電気的に接続されており、第1カプラループCLaの上半分は、第3層の金属層で形成されている。第1カプラループCLaは、第3ビアV3aから電流が流出する場合、平面視において時計回りに周回する電流によって磁場を生じさせる。
[0075]
 第2カプラC2の第2カプラループCLbは、第3ビアV3bによって第3層の金属層に電気的に接続されており、第2カプラループCLbの下半分は、第3層の金属層で形成されている。第2カプラループCLbは、第3ビアV3aに電流が流入する場合、平面視において反時計回りに周回する電流によって磁場を生じさせる。
[0076]
 図13Dは、本実施形態に係る量子計算素子10の2つの超電導線路L1a,L1b及び第2カプラC2の第1例の第4層を示す図である。同図では、第4層に形成された金属層及びビアを実線で示している。
[0077]
 超電導線路L1aは、第4ビアV4a及び第5ビアV5aによって第4層の金属層に電気的に接続されており、第1ループLaの左半分は、第4層の金属層で形成されている。第1ループLaは、超電導線路L1aに流れる電流の向きが第2層において下方であり、第3層において上方である場合、平面視において時計回りに周回する電流によって磁場を生じさせる。
[0078]
 超電導線路L1bは、第4ビアV4b及び第5ビアV5bによって第4層の金属層に電気的に接続されており、第2ループLbの左半分は、第4層の金属層で形成されている。第2ループLbは、超電導線路L1aに流れる電流の向きが第2層において下方であり、第3層において上方である場合、平面視において時計回りに周回する電流によって磁場を生じさせる。
[0079]
 以上のように、平面視において第1ループLaに時計回りの電流が流れる場合、基板に対して垂直下向きの磁場が生じ、第1カプラループCLaには反時計回りの誘導電流が生じる。これによって、第1カプラループCLaと反対向きに周回する第2カプラループCLbには時計回りに電流が流れて基板に対して垂直下向きの磁場が生じ、第2ループLbには反時計回りの誘導電流が生じる。このように、異なる単位格子に含まれる2つの超電導線路L1a,L1bにより構成される2つの量子ビットを、互いに反対の状態とすることができる。
[0080]
 図14Aは、本実施形態に係る量子計算素子10の2つの超電導線路L1a,L1b及び第2カプラC2の第2例の第1層を示す図である。第2例では、超電導線路L1a及び超電導線路L1bによって構成される2つの量子ビットが互いに同じ状態となるように第2カプラC2によって相互作用させる場合を示す。同図では、第1層に形成された金属層及びビアを実線で示し、他の層に形成された金属層及びビアを破線で示している。
[0081]
 超電導線路L1aは、平面視において時計回り又は反時計回りに周回する第1ループを含み、超電導線路L1bは、平面視において第1ループと同じ方向に周回する第2ループを含む。第1ループ及び第2ループは、第1層に形成されておらず、図14Aでは図示されていない。
[0082]
 第2カプラC2は、超電導線路L1aの第1ループと対向して、平面視において時計回り又は反時計回りに周回する第1カプラループCLaを含む。第1カプラループCLaの下半分は、第1層の金属層で形成されており、第1ビアV1a及び第2ビアV2aを介して下層の金属層と電気的に接続されている。第1カプラループCLaは、第2ビアV2aから第1ビアV1aに電流が周回する場合、平面視において時計回りに周回する電流によって磁場を生じさせる。
[0083]
 また、第2カプラC2は、超電導線路L1bの第2ループと対向して、平面視において第1カプラループCLaと反対方向に周回する第2カプラループCLbを含む。第2カプラループCLbの上半分は、第1層の金属層で形成されており、第1ビアV1b及び第2ビアV2bを介して下層の金属層と電気的に接続されている。第2カプラループCLbは、第2ビアV2bから第1ビアV1bに電流が周回する場合、平面視において反時計回りに周回する電流によって磁場を生じさせる。
[0084]
 図14Bは、本実施形態に係る量子計算素子10の2つの超電導線路L1a,L1b及び第2カプラC2の第2例の第2層を示す図である。同図では、第2層に形成された金属層及びビアを実線で示し、他の層に形成された金属層及びビアを破線で示している。
[0085]
 超電導線路L1aは、平面視において時計回り又は反時計回りに周回する第1ループLaを含む。第1ループLaの右半分は、第2層の金属層で形成されている。
[0086]
 超電導線路L1bは、平面視において第1ループLaと反対方向に周回する第2ループLb’を含む。第2ループLb’の左半分は、第2層の金属層で形成されている。
[0087]
 第2カプラC2の第1カプラループCLaは、第1ビアV1a及び第3ビアV3aによって第3層に電気的に接続されている。同様に、第2カプラC2の第2カプラループCLbは、第1ビアV1b及び第3ビアV3bによって第3層の金属層に電気的に接続されている。また、第1カプラループCLa及び第2カプラループCLbは、第2ビアV2a,V2bによって第2層の金属層に電気的に接続されている。
[0088]
 図14Cは、本実施形態に係る量子計算素子10の2つの超電導線路L1a,L1b及び第2カプラC2の第2例の第3層を示す図である。同図では、第3層に形成された金属層及びビアを実線で示し、他の層に形成された金属層及びビアを破線で示している。
[0089]
 超電導線路L1aは、第4ビアV4a及び第5ビアV5aによって、第3層から第4層の金属層に電気的に接続されている。
[0090]
 超電導線路L1bは、第4ビアV4b及び第5ビアV5bによって、第3層から第4層の金属層に電気的に接続されている。
[0091]
 第2カプラC2の第1カプラループCLaは、第3ビアV3aによって第3層に電気的に接続されており、第1カプラループCLaの上半分は、第3層の金属層で形成されている。第1カプラループCLaは、第3ビアV3aから電流が流出する場合、平面視において時計回りに周回する電流によって磁場を生じさせる。
[0092]
 第2カプラC2の第2カプラループCLbは、第3ビアV3bによって第3層の金属層に電気的に接続されており、第2カプラループCLbの下半分は、第3層の金属層で形成されている。第2カプラループCLbは、第3ビアV3aに電流が流入する場合、平面視において反時計回りに周回する電流によって磁場を生じさせる。
[0093]
 図14Dは、本実施形態に係る量子計算素子10の2つの超電導線路L1a,L1b及び第2カプラC2の第2例の第4層を示す図である。同図では、第4層に形成された金属層及びビアを実線で示している。
[0094]
 超電導線路L1aは、第4ビアV4a及び第5ビアV5aによって第4層の金属層に電気的に接続されており、第1ループLaの左半分は、第4層の金属層で形成されている。第1ループLaは、超電導線路L1aに流れる電流の向きが第2層において下方であり、第3層において上方である場合、平面視において時計回りに周回する電流によって磁場を生じさせる。
[0095]
 超電導線路L1bは、第4ビアV4b及び第5ビアV5bによって第4層の金属層に電気的に接続されており、第2ループLb’の右半分は、第4層の金属層で形成されている。 第2ループLb’は、超電導線路L1aに流れる電流の向きが第2層において下方であり、第3層において上方である場合、平面視において反時計回りに周回する電流によって磁場を生じさせる。
[0096]
 以上のように、平面視において第1ループLaに時計回りの電流が流れる場合、基板に対して垂直下向きの磁場が生じ、第1カプラループCLaには反時計回りの誘導電流が生じる。これによって、第1カプラループCLaと反対向きに周回する第2カプラループCLbには時計回りに電流が流れて基板に対して垂直下向きの磁場が生じ、第2ループLb’には反時計回りの誘導電流が生じる。ここで、第1ループLaと第2ループLb’は、互いに逆向きに周回しているため、超電導線路L1aの第2層に下向きの電流が流れ、第3層に上向きの電流が流れる場合(第1ループLaに時計回りの電流が流れる場合)、超電導線路L1bの第2層に下向きの電流が流れ、第3層に上向きの電流が流れる(第2ループLb’に反時計回りの電流が流れる)。このように、異なる単位格子に含まれる2つの超電導線路L1a,L1bにより構成される2つの量子ビットを、互いに同じ状態とすることができる。
[0097]
 図15Aは、本実施形態に係る量子計算素子10の2つの超電導線路L1a,L1b及び第2カプラC2の第3例の第1層を示す図である。第3例では、超電導線路L1a及び超電導線路L1bによって構成される2つの量子ビットが互いに同じ状態となるように第2カプラC2によって相互作用させる場合を示す。同図では、第1層に形成された金属層及びビアを実線で示し、他の層に形成された金属層及びビアを破線で示している。
[0098]
 超電導線路L1aは、平面視において時計回り又は反時計回りに周回する第1ループを含み、超電導線路L1bは、平面視において第1ループと同じ方向に周回する第2ループを含む。第1ループ及び第2ループは、第1層に形成されておらず、図15Aでは図示されていない。
[0099]
 第2カプラC2は、超電導線路L1aの第1ループと対向して、平面視において時計回り又は反時計回りに周回する第1カプラループCLaを含む。第1カプラループCLaの下半分は、第1層の金属層で形成されており、第1ビアV1a及び第2ビアV2aを介して下層の金属層と電気的に接続されている。第1カプラループCLaは、第2ビアV2aから第1ビアV1aに電流が周回する場合、平面視において時計回りに周回する電流によって磁場を生じさせる。
[0100]
 また、第2カプラC2は、超電導線路L1bの第2ループと対向して、平面視において第1カプラループCLaと同じ方向に周回する第2カプラループCLb’を含む。第2カプラループCLb’の下半分は、第1層の金属層で形成されており、第1ビアV1b及び第2ビアV2bを介して下層の金属層と電気的に接続されている。第2カプラループCLb’は、第2ビアV2bから第1ビアV1bに電流が周回する場合、平面視において時計回りに周回する電流によって磁場を生じさせる。
[0101]
 図15Bは、本実施形態に係る量子計算素子10の2つの超電導線路L1a,L1b及び第2カプラC2の第3例の第2層を示す図である。同図では、第2層に形成された金属層及びビアを実線で示し、他の層に形成された金属層及びビアを破線で示している。
[0102]
 超電導線路L1aは、平面視において時計回り又は反時計回りに周回する第1ループLaを含む。第1ループLaの右半分は、第2層の金属層で形成されている。
[0103]
 超電導線路L1bは、平面視において第1ループLaと同じ方向に周回する第2ループLbを含む。第2ループLbの右半分は、第2層の金属層で形成されている。
[0104]
 第2カプラC2の第1カプラループCLaは、第1ビアV1a及び第3ビアV3aによって第3層に電気的に接続されている。同様に、第2カプラC2の第2カプラループCLb’は、第1ビアV1b及び第3ビアV3bによって第3層の金属層に電気的に接続されている。また、第1カプラループCLa及び第2カプラループCLb’は、第2ビアV2a,V2bによって第2層の金属層に電気的に接続されている。
[0105]
 図15Cは、本実施形態に係る量子計算素子10の2つの超電導線路L1a,L1b及び第2カプラC2の第3例の第3層を示す図である。同図では、第3層に形成された金属層及びビアを実線で示し、他の層に形成された金属層及びビアを破線で示している。
[0106]
 超電導線路L1aは、第4ビアV4a及び第5ビアV5aによって、第3層から第4層の金属層に電気的に接続されている。
[0107]
 超電導線路L1bは、第4ビアV4b及び第5ビアV5bによって、第3層から第4層の金属層に電気的に接続されている。
[0108]
 第2カプラC2の第1カプラループCLaは、第3ビアV3aによって第3層に電気的に接続されており、第1カプラループCLaの上半分は、第3層の金属層で形成されている。第1カプラループCLaは、第3ビアV3aから電流が流出する場合、平面視において時計回りに周回する電流によって磁場を生じさせる。
[0109]
 第2カプラC2の第2カプラループCLb’は、第3ビアV3bによって第3層の金属層に電気的に接続されており、第2カプラループCLb’の上半分は、第3層の金属層で形成されている。第2カプラループCLb’は、第3ビアV3aに電流が流入する場合、平面視において時計回りに周回する電流によって磁場を生じさせる。
[0110]
 図15Dは、本実施形態に係る量子計算素子10の2つの超電導線路L1a,L1b及び第2カプラC2の第3例の第4層を示す図である。同図では、第4層に形成された金属層及びビアを実線で示している。
[0111]
 超電導線路L1aは、第4ビアV4a及び第5ビアV5aによって第4層の金属層に電気的に接続されており、第1ループLaの左半分は、第4層の金属層で形成されている。第1ループLaは、超電導線路L1aに流れる電流の向きが第2層において下方であり、第3層において上方である場合、平面視において時計回りに周回する電流によって磁場を生じさせる。
[0112]
 超電導線路L1bは、第4ビアV4b及び第5ビアV5bによって第4層の金属層に電気的に接続されており、第2ループLbの左半分は、第4層の金属層で形成されている。第2ループLbは、超電導線路L1aに流れる電流の向きが第2層において下方であり、第3層において上方である場合、平面視において時計回りに周回する電流によって磁場を生じさせる。
[0113]
 以上のように、平面視において第1ループLaに時計回りの電流が流れる場合、基板に対して垂直下向きの磁場が生じ、第1カプラループCLaには反時計回りの誘導電流が生じる。これによって、第1カプラループCLaと同じ向きに周回する第2カプラループCLb’には反時計回りに電流が流れて基板に対して垂直上向きの磁場が生じ、第2ループLbには時計回りの誘導電流が生じる。このように、異なる単位格子に含まれる2つの超電導線路L1a,L1bにより構成される2つの量子ビットを、互いに同じ状態とすることができる。
[0114]
 図16は、本実施形態に係る量子計算素子10の1つの超電導線路の動作例を示す図である。同図では、量子ビットに0又は1の状態を書き込む磁束を与える電流I fluxと、
QFPを動作させて量子ビットの磁束を取り込む電流I QFPと、読出用のSQUIDに与える電流I ROと、読み出した量子ビットの状態を表す電圧V JJと、を示している。
[0115]
 電流I fluxは、量子ビットに近接した線路に流す電流であり、電流I fluxにより発生する磁束で量子ビットに0又は1の状態を書き込む。本例では、量子ビットに0の状態を書き込む磁束を与える電流I fluxと、量子ビットに1の状態を書き込む磁束を与える電流I fluxとを示している。
[0116]
 電流I QFPは、QFPを動作させて、量子ビットを構成する超電導線路を周回する電流によって生じる磁束を取り込むための電流である。電流I QFPの振幅は、Φ /2の磁束に相当する。電流I QFPは、電流I fluxより遅れて立ち上がる。
[0117]
 電流I ROは、読出用のSQUIDに与える電流であり、電流I ROにより読出用のSQUIDがQFPの磁束を取り込み、量子ビットの状態を識別する。そのため、電流I ROはは、電流I QFPより遅れて立ち上がっている。
[0118]
 電圧V JJは、読み出した量子ビットの状態を表す。本例では、読み出した量子ビットの状態が0の場合(電圧V JJが0の場合)と、読み出した量子ビットの状態が1の場合(電圧V JJが周期的に振動する場合)とを示している。
[0119]
 図17は、本実施形態に係る量子計算素子10により構成されるニューラルネットワークの第2例を示す図である。本例のニューラルネットワークは、入力層(Input)、隠れ層(Hidden layer)及び出力層(Output)を含む、全結合ニューラルネットワークである。
[0120]
 本例のニューラルネットワークは、入力層に2つのノード(第1~第2ノード)を含み、隠れ層に4つのノード(第3~第6ノード)を含み、出力層に2つのノード(第7~第8ノード)を含む。各層に含まれる複数のノードは、隣接する層に含まれる複数のノードと全結合している。
[0121]
 本例では、入力層の第1ノードに0を入力し、入力層の第2ノードに1を入力する場合を示している。また、本例では、結合係数が0.5であるノード間の結合を実線で示し、結合係数が-0.5であるノード間の結合を破線で示している。なお、図17及び図18では、簡単のため結合係数を固定した場合について例示しているが、出力層の値の誤差に応じて誤差逆伝播法により結合係数を更新することとしてよい。
[0122]
 図18は、本実施形態に係る量子計算素子10により構成されるニューラルネットワークの第2例の動作例を示す図である。同図では、入力層の第1ノード及び第2ノードを構成する量子ビットに0又は1の状態を書き込む磁束を与える電流I fluxと、隠れ層及び出力層の第3~第8ノードを構成する量子ビットに与える横磁場を制御する電流I と、QFPを動作させて出力層の第7ノード及び第8ノードを構成する量子ビットの磁束を取り込む電流I QFPと、読出用のSQUIDに与える電流I ROと、読み出した量子ビットの状態を表す電圧V JJと、を示している。
[0123]
 本例では、入力層の第1ノードを構成する量子ビットに0の状態を書き込む磁束を与える電流I fluxと、入力層の第2ノードを構成する量子ビットに1の状態を書き込む磁束を与える電流I fluxとを示している。
[0124]
 電流I は、隠れ層及び出力層の第3~第8ノードを構成する量子ビットにΦ の半分相当の横磁場を与えた後、横磁場を弱めていくように制御する電流である。印加する磁束の大きさは、Φ の半分から±30%程度ずれていてもよい。隠れ層及び出力層の第3~第8ノードを構成する量子ビットは、量子アニーリングの過程を経て終状態に漸近する。
[0125]
 電流I QFPは、出力層の第7ノード及び第8ノードを構成する量子ビットの磁束を取り込むQFPを作動させ、その後、電流I ROは、第7ノード及び第8ノードを構成する量子ビットに設けられた読出用のSQUIDを作動させる。
[0126]
 電圧V JJは、出力層の第7ノードを構成する量子ビットの状態が0であり、出力層の第8ノードを構成する量子ビットの状態が1であることを示している。このように、入力層の第1ノード及び第2ノードに入力データを与えて、隠れ層及び出力層の第3~第8ノードについて量子アニーリングを行うことで、出力層の第7ノード及び第8ノードを構成する量子ビットの状態が適切な終状態となることが確かめられる。
[0127]
 図19は、本実施形態に係る量子計算素子10の第2例の概要を示す図である。本例では、ニューラルネットワークの入力層(Input)、第1隠れ層(Hidden layer1)、第2隠れ層(Hidden layer2)、第3隠れ層(Hidden layer3)及び出力層(Output)を、複数の超電導線路で構成する場合について示している。同図に示す矩形は、複数の超電導線路が縦方向(第1方向)及び横方向(第2方向)に延伸する1つの単位格子を表す。なお、本例では、入力層、第1隠れ層、第2隠れ層、第3隠れ層及び出力層それぞれに含まれるニューロンの数が、単位格子の第1方向又は第2方向に含まれる超電導線路の数以下である場合を想定している。もっとも、各層に含まれるニューロンの数が、単位格子の第1方向又は第2方向に含まれる超電導線路の数より多くてもよく、その場合、一層に含まれるニューロンが、複数の単位格子に含まれる超電導線路にまたがることとなる。
[0128]
 入力層に対応する超電導線路は、縦方向(第1方向)に延伸し、第1隠れ層に対応する超電導線路は、横方向(第2方向)に延伸し、第2隠れ層に対応する超電導線路は、縦方向(第1方向)に延伸している。入力層のニューロンを構成する第1の複数の超電導線路及び第1隠れ層のニューロンを構成する第2の複数の超電導線路は、第1単位格子UL1において交差し、第1隠れ層のニューロンを構成する第2の複数の超電導線路及び第2隠れ層のニューロンを構成する第1の複数の超電導線路は、第1単位格子に隣接する第2単位格子UL2において交差している。
[0129]
 入力層のニューロンを構成する超電導線路と、第1隠れ層のニューロンを構成する超電導線路との交差箇所には、複数の第1カプラが設けられており、入力層のニューロンから第1隠れ層のニューロンへ信号が伝播される。また、第1隠れ層のニューロンを構成する超電導線路と第2隠れ層のニューロンを構成する超電導線路との交差箇所には、複数の第1カプラが設けられており、第1隠れ層のニューロンから第2隠れ層のニューロンへ信号が伝播される。
[0130]
 一方、第3隠れ層に対応する超電導線路は、横方向(第2方向)に延伸している。入力層のニューロンを構成する第1の複数の超電導線路及び第3隠れ層のニューロンを構成する第2の複数の超電導線路は、第1単位格子UL1に隣接する第3単位格子UL3において交差している。
[0131]
 入力層のニューロンを構成する超電導線路と、第3隠れ層のニューロンを構成する超電導線路との交差箇所には、複数の第1カプラが設けられており、入力層のニューロンから第3隠れ層のニューロンへ信号が伝播される。これにより、入力層から第3隠れ層へ、第2隠れ層をまたいだ信号の伝播が行われる。また、第2隠れ層のニューロンを構成する超電導線路と第3隠れ層のニューロンを構成する超電導線路との交差箇所には、複数の第1カプラが設けられており、第2隠れ層のニューロンから第3隠れ層のニューロンへ信号が伝播される。
[0132]
 出力層に対応する超電導線路は、縦方向(第1方向)に延伸している。第3隠れ層のニューロンを構成する超電導線路と出力層のニューロンを構成する超電導線路との交差箇所には、複数の第1カプラが設けられており、第3隠れ層のニューロンから出力層のニューロンへ信号が伝播される。そして、出力層のニューロンを構成する超電導線路の量子状態によって、ニューラルネットワークの出力が表される。なお、出力層に対応する超電導線路の量子状態は、破線で示した単位格子で読み出されてもよい。
[0133]
 このように、本実施形態に係る量子計算素子10によれば、層をまたいでニューロンが結合するニューラルネットワークを構成することができる。なお、入力層を構成する超電導線路が横方向に延伸し、第1隠れ層を構成する超電導線路が縦方向に延伸してもよい。
[0134]
 図20は、本実施形態に係る量子計算素子10の第3例の概要を示す図である。本例では、ニューラルネットワークの入力層(Input)、第1隠れ層(Hidden layer1)、第2隠れ層(Hidden layer2)、第3隠れ層(Hidden layer3)、第4隠れ層(Hidden layer4)及び出力層(Output)を、複数の超電導線路で構成する場合について示している。同図に示す矩形は、複数の超電導線路が縦方向(第1方向)及び横方向(第2方向)に延伸する1つの単位格子を表す。なお、本例では、入力層、第1隠れ層、第2隠れ層、第3隠れ層、第4隠れ層及び出力層それぞれに含まれるニューロンの数が、単位格子の第1方向又は第2方向に含まれる超電導線路の数以下である場合を想定している。もっとも、各層に含まれるニューロンの数が、単位格子の第1方向又は第2方向に含まれる超電導線路の数より多くてもよく、その場合、一層に含まれるニューロンが、複数の単位格子に含まれる超電導線路にまたがることとなる。
[0135]
 入力層に対応する超電導線路は、縦方向(第1方向)に延伸し、第1隠れ層に対応する超電導線路は、横方向(第2方向)に延伸し、第2隠れ層に対応する超電導線路は、縦方向(第1方向)に延伸している。入力層のニューロンを構成する第1の複数の超電導線路及び第1隠れ層のニューロンを構成する第2の複数の超電導線路は、第1単位格子UL1において交差し、第1隠れ層のニューロンを構成する第2の複数の超電導線路及び第2隠れ層のニューロンを構成する第1の複数の超電導線路は、第1単位格子に隣接する第2単位格子UL2において交差している。
[0136]
 入力層のニューロンを構成する超電導線路と、第1隠れ層のニューロンを構成する超電導線路との交差箇所には、複数の第1カプラが設けられており、入力層のニューロンから第1隠れ層のニューロンへ信号が伝播される。また、第1隠れ層のニューロンを構成する超電導線路と第2隠れ層のニューロンを構成する超電導線路との交差箇所には、複数の第1カプラが設けられており、第1隠れ層のニューロンから第2隠れ層のニューロンへ信号が伝播される。
[0137]
 一方、第3隠れ層に対応する超電導線路は、横方向(第2方向)に延伸している。入力層のニューロンを構成する第1の複数の超電導線路及び第3隠れ層のニューロンを構成する第2の複数の超電導線路は、第1単位格子UL1に隣接する第3単位格子UL3において交差している。
[0138]
 入力層のニューロンを構成する超電導線路と、第3隠れ層のニューロンを構成する超電導線路との交差箇所には、複数の第1カプラが設けられており、入力層のニューロンから第3隠れ層のニューロンへ信号が伝播される。これにより、入力層から第3隠れ層へ、第2隠れ層をまたいだ信号の伝播が行われる。また、第2隠れ層のニューロンを構成する超電導線路と第3隠れ層のニューロンを構成する超電導線路との交差箇所には、複数の第1カプラが設けられており、第2隠れ層のニューロンから第3隠れ層のニューロンへ信号が伝播される。
[0139]
 第4隠れ層に対応する超電導線路は、縦方向(第1方向)に延伸している。第3隠れ層のニューロンを構成する超電導線路と第4隠れ層のニューロンを構成する超電導線路との交差箇所には、複数の第1カプラが設けられており、第3隠れ層のニューロンから第4隠れ層のニューロンへ信号が伝播される。
[0140]
 出力層に対応する超電導線路は、縦方向(第1方向)に延伸している。第4隠れ層のニューロンを構成する超電導線路と出力層のニューロンを構成する超電導線路との交差箇所には、複数の第1カプラが設けられており、第4隠れ層のニューロンから出力層のニューロンへ信号が伝播される。そして、出力層のニューロンを構成する超電導線路の量子状態によって、ニューラルネットワークの出力が表される。なお、第4隠れ層のニューロンから縦方向(第1方向)に信号を伝播させ、破線で示した単位格子に設けられた複数の第1カプラによって横方向(第2方向)に信号を伝播させ、出力層に対応する超電導線路の量子状態を読み出してもよい。また、入力層を構成する超電導線路が横方向に延伸し、第1隠れ層が縦方向に延伸する構成であってもよい。
[0141]
 図21は、本実施形態に係る量子計算素子10により構成されるニューラルネットワークの第3例を示す図である。本例のニューラルネットワークは、入力層(Input)、第1隠れ層(Hidden layer1)、第2隠れ層(Hidden layer2)及び出力層(Output)を含む、全結合ニューラルネットワークである。
[0142]
 本例のニューラルネットワークは、入力層に5つのノード(第1~第5ノード)を含み、第1隠れ層に7つのノード(第6~第12ノード)を含み、第2隠れ層に7つのノード(第13~第19ノード)を含み、出力層に5つのノード(第20~第24ノード)を含む。各層に含まれる複数のノードは、隣接する層に含まれる複数のノードと全結合している。
[0143]
 図22は、本実施形態に係る量子計算素子10の第4例の概要を示す図である。同図では、複数の超電導線路と、第1カプラC1と、第2カプラC2とを示している。
[0144]
 複数の超電導線路は、平面視において少なくとも2つの単位格子を形成するように配置され、それぞれ電磁的状態によって量子ビットを構成する。量子ビットの量子状態は、超電導線路を流れる電流の周回方向によって表されてよい。また、複数の超電導線路は、ニューラルネットワークの複数のニューロンを構成してよい。複数の超電導線路は、第1方向に延伸する第1の複数の超電導線路及び第1方向と交差する第2方向に延伸する第2の複数の超電導線路を含んでよい。そして、第1方向に延伸する第1の複数の超電導線路は、ニューラルネットワークの入力層のニューロンを構成し、第2方向に延伸する第2の複数の超電導線路は、ニューラルネットワークの隠れ層又は出力層のニューロンを構成してよい。これにより、任意の数の隠れ層を有するニューラルネットワークを構成することができる。
[0145]
 本例では、図22における縦方向(第1方向)に延伸する5つの第1の超電導線路によって、ニューラルネットワークの入力層(Input)に含まれる第1~第5ノードが構成されている。また、図22における横方向(第2方向)に延伸する7つの第2の超電導線路によって、ニューラルネットワークの第1隠れ層(Hidden layer1)に含まれる第6~第12ノードが構成されている。また、図22における縦方向(第1方向)に延伸する7つの第1の超電導線路によって、ニューラルネットワークの第2隠れ層(Hidden layer2)に含まれる第13~第19ノードが構成されている。また、図22における横方向(第2方向)に延伸する5つの第2の超電導線路によって、ニューラルネットワークの出力層(Output)に含まれる第20~第24ノードが構成されている。なお、本例では、第1方向と第2方向は直交しているが、第1方向と第2方向は斜交していてもよい。
[0146]
 さらに、図22における横方向(第2方向)に延伸する5つの第2の超電導線路によって、入力データを修正したトレーニングデータ(Training data)を出力する層に含まれる5つのノード(t1~t5)が構成されている。なお、トレーニングデータを出力するノードは必須でなく、省略されてもよい。
[0147]
 複数の第1カプラC1は、複数の超電導線路の交差箇所に設けられ、2つの量子ビットを相互作用させる。例えば、第1カプラC1は、ニューラルネットワークの第1ノードを構成する第1の超電導線路L1aと、ニューラルネットワークの第6ノードを構成する第2の超電導線路L6aとの交差箇所に設けられ、第1ノードの値を表す量子ビットと、第6ノードの値を表す量子ビットとを相互作用させる。量子計算素子10により構成されるニューラルネットワークにおいて、複数の第1カプラC1は、複数のニューロンの間の結合係数を制御するものであってよい。なお、第1カプラC1は、例えば非特許文献1に開示された構成を有してよい。複数の第1カプラC1を設けることで、任意の結合係数を有するニューラルネットワークを構成することができる。
[0148]
 複数の第2カプラC2は、少なくとも2つの単位格子のうち異なる単位格子に含まれる2つの量子ビットを相互作用させる。本例の量子計算素子10は、第1単位格子UL1、第2単位格子UL2、第3単位格子UL3、第4単位格子UL4、第5単位格子UL5、第6単位格子UL6、第7単位格子UL7、第8単位格子UL8、第9単位格子UL9、第10単位格子UL10、第11単位格子UL11、第12単位格子UL12、第13単位格子UL13、第14単位格子UL14及び第15単位格子UL15を含む。符号1’~4’で示された第2カプラC2は、第1単位格子UL1と第4単位格子UL4にそれぞれ含まれる4つの量子ビットと、第4単位格子UL4と第7単位格子UL7にそれぞれ含まれる4つの量子ビットと、第7単位格子UL7と第10単位格子UL10にそれぞれ含まれる4つの量子ビットと、第10単位格子UL10と第13単位格子UL13にそれぞれ含まれる4つの量子ビットとを相互作用させる。また、符号6’~9’で示された第2カプラC2は、第1単位格子UL1と第2単位格子UL2にそれぞれ含まれる4つの量子ビットと、第2単位格子UL2と第3単位格子UL3にそれぞれ含まれる4つの量子ビットとを相互作用させる。また、符号5’、13’~15’で示された第2カプラC2は、第2単位格子UL2と第5単位格子UL5にそれぞれ含まれる4つの量子ビットと、第5単位格子UL5と第8単位格子UL8にそれぞれ含まれる4つの量子ビットと、第8単位格子UL8と第11単位格子UL11にそれぞれ含まれる4つの量子ビットと、第11単位格子UL11と第14単位格子UL14にそれぞれ含まれる4つの量子ビットとを相互作用させる。また、符号16’~19’で示された第2カプラC2は、第3単位格子UL3と第6単位格子UL6にそれぞれ含まれる4つの量子ビットと、第6単位格子UL6と第9単位格子UL9にそれぞれ含まれる4つの量子ビットと、第9単位格子UL9と第12単位格子UL12にそれぞれ含まれる4つの量子ビットとを相互作用させる。また、符号t1’~t3’で示された第2カプラC2は、第10単位格子UL10と第11単位格子UL11にそれぞれ含まれる量子ビットを相互作用させる。さらに、符号t4’及びt5’で示された第2カプラC2は、第13単位格子UL13と第14単位格子UL14にそれぞれ含まれる量子ビットを相互作用させる。複数の第2カプラC2は、前述した構成により、異なる単位格子に含まれる2つの量子ビットを同じ量子状態又は反対の量子状態にするように、2つの量子ビットを相互作用させてよい。
[0149]
 本実施形態に係る量子計算素子10は、複数の超電導線路、複数の第1カプラC1及び複数の第2カプラC2のいずれかに電気的に接続される複数の電極を備えるが、複数の第2カプラC2の少なくとも一部は、複数の電極のいずれにも電気的に接続されていない。具体的には、符号1’~24’、t1’~t5’で示された第2カプラC2は、いずれも電極に接続されていない。これらの第2カプラC2は、異なる単位格子に含まれる2つの量子ビットを互いに同じ状態にするように構成されていてよい。例えば、第1単位格子UL1に含まれる第2の超電導線路L6aと、第2単位格子UL2に含まれる第2の超電導線路L6bとは、第2カプラC2によって同じ量子状態になるように相互作用されており、ニューラルネットワークの第5ノードを構成する第1の超電導線路と、ニューラルネットワークの第6ノードを構成する第2の超電導線路L6aとの交差箇所に設けられた第1カプラC1によって、第5ノードの値を表す量子ビットと、第6ノードの値を表す量子ビットとの相互作用が実現される。
[0150]
 このように、本実施形態に係る量子計算素子10によれば、異なる単位格子に含まれる2つの量子ビットを相互作用させる複数の第2カプラC2の少なくとも一部に電極を接続しないことで、全ての第2カプラC2に電極を接続する場合に比べて電極の数をより少なくすることができ、量子計算素子10を小面積化できる。これにより、量子計算素子10を超電導状態に保つ冷却効率を高めることができる。量子計算素子は冷凍機内に設置される。量子計算素子の電極は、外部電源及び電圧計と配線で接続する。しかし、冷凍機内につなげることができる配線数は限られている。そのため、第2カプラC2の電極数を削減することで、実装できる量子ビット数を増やすことができ、より高次のニューラルネットワークを構築できる恩恵が得られる。また、第2カプラC2への通電用配線は、動作時に意図せぬ磁界を周辺ビットに印加することがある。第2カプラC2への配線を削減することで、ノイズを低減し、誤動作を防ぐ恩恵が得られる。
[0151]
 本例の量子計算素子10は、入力層(Input)のニューロンを構成する第1単位格子UL1の超電導線路の量子状態を、第2カプラ1’~5’によって第10単位格子UL10及び第13単位格子UL13の超電導線路にコピーして、第1カプラによって、トレーニングデータを構成する超電導線路(t1~t5)の量子状態と相互作用させることで、入力データを修正してトレーニングデータを生成する。より具体的には、以下の処理を行う。はじめに、第1カプラの初期値を古典コンピュータ20によって設定し、入力層(Input)のニューロンを構成する第1単位格子UL1の超電導線路の量子状態を適切な磁場の印加によって入力データに相当する状態に固定する。次に、第1隠れ層(Hidden layer1)、第2隠れ層(Hidden layer2)、出力層(Output)及びトレーニングデータ(Training data)を構成する超電導線路に対して、横磁場を印加し、量子アニーリングを行う。具体的には、磁束量子Φ の半分に対応する磁束を印加する。印加する磁束の大きさΦ /2は、その値から±30%程度ずれていてもよい。その後、徐々に横磁場を弱めた後、出力層(Output)及びトレーニングデータ(Training data)を構成する超電導線路の量子状態を測定する。そして、古典コンピュータ20によって、トレーニングデータを記憶部に記憶し、測定された出力データと正答を示すデータの誤差を算出し、誤差が十分に小さいか否かを判定する。誤差が十分に小さくない場合、古典コンピュータ20によって、誤差逆伝播の方法で、第1カプラの結合強度を更新して、量子コンピュータ100に第1カプラの値を再設定する。その後、量子コンピュータ100によって、入力層を入力データの状態で固定して、隠れ層、出力層及びトレーニングデータを出力する層への横磁場の印加を行い、出力データ及びトレーニングデータの測定を行う。一方、誤差が十分に小さい場合、蓄積したトレーニングデータを用いて、学習済みのニューラルネットワークの性能を評価し、処理を終了する。ここで、学習済みのニューラルネットワークの性能は、トレーニングデータを学習済みのニューラルネットワークに入力し、例えば、精度(accuracy)、適合率(precision)、再現率(recall)、特異度(specificity)及びF1値の少なくともいずれかによって評価してよい。ニューラルネットワークの学習過程で蓄積したトレーニングデータを用いて学習済みのニューラルネットワークの性能を評価することで、予め用意したトレーニングデータの一部をテスト用に残す必要がなくなり、ニューラルネットワークの学習に用いることができるデータ数を増やすことができる。
[0152]
 なお、第1カプラの値を更新する場合、出力データ及びトレーニングデータの測定を複数回(例えば100回)繰り返した後、複数の出力データの誤差の平均値に基づいて第1カプラの値を更新してもよい。
[0153]
 このようにして、学習済みのニューラルネットワークの性能を評価するために用いることができるトレーニングデータの生成を、ニューラルネットワークのフォワードプロパゲーションと同時に行うことができ、メモリ容量やバス帯域を別途確保することなく、トレーニングデータの生成を行うことができる。また、ノイズ、転置又はコントラスト変調といった加工を第1カプラC1の結合値に乱数を用いて入力データを変調することで、トレーニングデータとすることができる。これにより、入力データを与えた状態で量子アニーリングを行うと、結果として出力データとトレーニングデータが得られることとなり、その値を測定して重みの更新を行うことができる。なお、図22は一例であり、入力層(Input)を横方向、第1隠れ層(Hidden layer1)を縦方向に対応させてもよい。学習後、ニューラルネットワークの重みが確定した後は、トレーニングデータの位置の第1カプラC1の値をゼロとしてもよい。
[0154]
 また、量子計算素子10は、ニューラルネットワークのノードを構成する超電導線路と、ニューラルネットワークのノードを構成しない超電導線路との交差箇所に第1カプラを備えなくてもよい。さらに、量子計算素子10は、異なる単位格子に含まれる、ニューラルネットワークのノードを構成しない超電導線路の間には第2カプラC2を備えなくてもよい。これにより、電極の数をより少なくすることができ、量子計算素子10を小面積化できる。なお、本例の量子計算素子10は、複数の超電導線路によって図16に示すニューラルネットワークの複数のニューロンを構成することに適したものであるが、ニューラルネットワークのノードを構成する超電導線路と、ニューラルネットワークのノードを構成しない超電導線路との交差箇所に第1カプラC1を設けて、当該第1カプラC1の相互作用の強さをゼロに制御することとしてもよい。また、異なる単位格子に含まれる、ニューラルネットワークのノードを構成しない超電導線路の間に第2カプラC2を設けることとしてもよい。
[0155]
 図23は、本実施形態に係る量子計算システム100により実行される処理のフローチャートである。はじめに、古典コンピュータ20によって、複数の第1カプラの初期値を設定する(S10)。
[0156]
 その後、古典コンピュータ20によって量子コンピュータ1を制御し、量子計算素子10の入力層を構成する複数の超電導線路の量子状態を、入力データに相当する状態に設定する(S11)。
[0157]
 さらに、古典コンピュータ20によって量子コンピュータ1を制御し、量子計算素子10の中間層、出力層、トレーニングデータを出力する層を構成する超電導線路に横磁場を印加する(S12)。その後、横磁場を弱めた後、量子計算素子10によって、出力層を構成する超電導線路の量子状態と、トレーニングデータを構成する超電導線路の量子状態を測定する(S13)。測定されたトレーニングデータは、古典コンピュータ20により取得され、記憶部に記憶される(S14)。
[0158]
 また、測定された出力データ(出力層を構成する超電導線路の量子状態)は、古典コンピュータ20により取得され、正答を示すデータとの誤差が所定値以下であるか判定される(S15)。出力誤差が所定値以下でない場合(S15:NO)、すなわち出力誤差が所定値より大きい場合、古典コンピュータ20は、量子コンピュータ1を制御し、誤差逆伝播により算出した第1カプラの値を設定し(S16)、処理S12~S14を再び実行する。
[0159]
 一方、出力誤差が所定値以下である場合(S15:YES)、古典コンピュータ20は、蓄積したトレーニングデータを用いて、学習済みのニューラルネットワークの性能を評価する(S17)。なお、学習済みのニューラルネットワークの性能を評価する場合、蓄積したトレーニングデータ以外のデータを用いてもよい。以上で、量子計算システム100により実行される処理が終了する。
[0160]
 以上説明した実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。実施形態が備える各要素並びにその配置、材料、条件、形状及びサイズ等は、例示したものに限定されるわけではなく適宜変更することができる。また、異なる実施形態で示した構成同士を部分的に置換し又は組み合わせることが可能である。
[0161]
 例えば、複数の超電導線路によってニューラルネットワークを構成し、複数の第1カプラで複数のニューロンの間の結合係数を制御する場合、ニューラルネットワークの学習時に、ランダムに第1カプラの結合をゼロにすることで、ドロップコネクトの手法を再現して、ニューラルネットワークの汎化性能を向上させることができる。

請求の範囲

[請求項1]
 平面視において少なくとも2つの単位格子を形成するように配置され、それぞれ電磁的状態によって量子ビットを構成する複数の超電導線路と、
 前記複数の超電導線路の交差箇所に設けられ、2つの量子ビットを相互作用させる複数の第1カプラと、
 前記少なくとも2つの単位格子のうち異なる単位格子に含まれる2つの量子ビットを相互作用させる複数の第2カプラと、
 前記複数の超電導線路、前記複数の第1カプラ及び前記複数の第2カプラのいずれかに電気的に接続される複数の電極と、を備え、
 前記複数の第2カプラの少なくとも一部は、前記複数の電極のいずれにも電気的に接続されていない、
 量子計算素子。
[請求項2]
 前記異なる単位格子に含まれる2つの量子ビットの一方を構成する第1超電導線路は、平面視において時計回り又は反時計回りに周回する第1ループを含み、
 前記異なる単位格子に含まれる2つの量子ビットの他方を構成する第2超電導線路は、平面視において前記第1ループと同じ方向に周回する第2ループを含み、
 前記第2カプラは、前記第1ループと対向して、平面視において時計回り又は反時計回りに周回する第1カプラループ及び前記第2ループと対向して、平面視において前記第1カプラループと同じ方向に周回する第2カプラループを含む、
 請求項1に記載の量子計算素子。
[請求項3]
 前記異なる単位格子に含まれる2つの量子ビットの一方を構成する第1超電導線路は、平面視において時計回り又は反時計回りに周回する第1ループを含み、
 前記異なる単位格子に含まれる2つの量子ビットの他方を構成する第2超電導線路は、平面視において前記第1ループと反対方向に周回する第2ループを含み、
 前記第2カプラは、前記第1ループと対向して時計回り又は反時計回りに周回する第1カプラループ及び前記第2ループと対向して前記第1カプラループと反対方向に周回する第2カプラループを含む、
 請求項1に記載の量子計算素子。
[請求項4]
 前記異なる単位格子に含まれる2つの量子ビットの一方を構成する第1超電導線路は、平面視において時計回り又は反時計回りに周回する第1ループを含み、
 前記異なる単位格子に含まれる2つの量子ビットの他方を構成する第2超電導線路は、平面視において前記第1ループと同じ方向に周回する第2ループを含み、
 前記第2カプラは、前記第1ループと対向して時計回り又は反時計回りに周回する第1カプラループ及び前記第2ループと対向して前記第1カプラループと反対方向に周回する第2カプラループを含む、
 請求項1に記載の量子計算素子。
[請求項5]
 前記複数の超電導線路は、ニューラルネットワークの複数のニューロンを構成し、
 前記複数の第1カプラは、前記複数のニューロンの間の結合係数を制御する、
 請求項1から4のいずれか一項に記載の量子計算素子。
[請求項6]
 前記複数の超電導線路は、第1方向に延伸する第1の複数の超電導線路及び前記第1方向と交差する第2方向に延伸する第2の複数の超電導線路を含み、
 前記第1の複数の超電導線路は、前記ニューラルネットワークの入力層のニューロンを構成し、
 前記第2の複数の超電導線路は、前記ニューラルネットワークの隠れ層又は出力層のニューロンを構成する、
 請求項5に記載の量子計算素子。
[請求項7]
 前記第2の複数の超電導線路は、前記入力層のニューロンに入力されるデータを修正したトレーニングデータを出力する層のニューロンを構成する、
 請求項6に記載の量子計算素子。
[請求項8]
 前記ニューラルネットワークは、前記トレーニングデータを用いて性能が評価される、
 請求項7に記載の量子計算素子。
[請求項9]
 前記入力層のニューロンを構成する前記第1の複数の超電導線路及び第1隠れ層のニューロンを構成する前記第2の複数の超電導線路は、第1単位格子において交差し、
 前記第1隠れ層のニューロンを構成する前記第2の複数の超電導線路及び第2隠れ層のニューロンを構成する前記第1の複数の超電導線路は、前記第1単位格子に隣接する第2単位格子において交差し、
 前記入力層のニューロンを構成する前記第1の複数の超電導線路及び第3隠れ層のニューロンを構成する前記第2の複数の超電導線路は、前記第1単位格子に隣接する第3単位格子において交差する、
 請求項5から8のいずれか一項に記載の量子計算素子。

図面

[ 図 1]

[ 図 2]

[ 図 3]

[ 図 4]

[ 図 5]

[ 図 6]

[ 図 7]

[ 図 8]

[ 図 9]

[ 図 10]

[ 図 11]

[ 図 12]

[ 図 13A]

[ 図 13B]

[ 図 13C]

[ 図 13D]

[ 図 14A]

[ 図 14B]

[ 図 14C]

[ 図 14D]

[ 図 15A]

[ 図 15B]

[ 図 15C]

[ 図 15D]

[ 図 16]

[ 図 17]

[ 図 18]

[ 図 19]

[ 図 20]

[ 図 21]

[ 図 22]

[ 図 23]