処理中

しばらくお待ちください...

設定

設定

出願の表示

1. WO2020171130 - 制御回路、表示装置、電子機器、投射型表示装置および制御方法

Document

明 細 書

発明の名称 制御回路、表示装置、電子機器、投射型表示装置および制御方法

技術分野

0001  

背景技術

0002  

先行技術文献

特許文献

0003  

発明の概要

発明が解決しようとする課題

0004   0005  

課題を解決するための手段

0006   0007   0008   0009   0010  

図面の簡単な説明

0011  

発明を実施するための形態

0012   0013   0014   0015   0016   0017   0018   0019   0020   0021   0022   0023   0024   0025   0026   0027   0028   0029   0030   0031   0032   0033   0034   0035   0036   0037   0038   0039   0040   0041   0042   0043   0044   0045   0046   0047   0048   0049   0050   0051   0052   0053   0054   0055   0056   0057   0058   0059   0060   0061   0062   0063   0064   0065   0066   0067   0068   0069   0070   0071   0072   0073   0074   0075   0076   0077   0078   0079   0080   0081   0082   0083   0084   0085   0086   0087   0088   0089   0090   0091   0092   0093   0094   0095   0096   0097   0098   0099   0100   0101   0102   0103   0104   0105   0106   0107   0108   0109   0110   0111   0112   0113   0114   0115   0116   0117   0118   0119   0120   0121   0122   0123   0124   0125   0126   0127   0128   0129   0130   0131   0132   0133   0134   0135   0136   0137   0138   0139   0140   0141   0142   0143   0144   0145   0146   0147   0148   0149   0150   0151   0152   0153   0154   0155   0156   0157   0158   0159   0160   0161   0162   0163   0164   0165   0166   0167   0168   0169   0170   0171   0172   0173   0174   0175   0176   0177   0178   0179   0180  

符号の説明

0181  

請求の範囲

1   2   3   4   5   6   7   8   9   10   11   12   13   14   15   16   17   18  

図面

1   2   3   4   5   6   7   8   9   10   11   12   13   14   15   16   17   18   19   20   21   22   23   24   25   26   27   28   29   30   31   32   33   34   35   36   37   38   39   40   41   42   43   44   45   46   47   48   49   50   51   52   53   54   55  

明 細 書

発明の名称 : 制御回路、表示装置、電子機器、投射型表示装置および制御方法

技術分野

[0001]
 本開示は、制御回路、表示装置、電子機器、投射型表示装置および制御方法に関する。

背景技術

[0002]
 近年、モバイル機器やプロジェクタ等の電子機器の発達に伴い、高品位画質の液晶パネルの需要が高まっている。このような需要に応えるべく、種々の技術が検討されている。例えば特許文献1には、画像と画像の間に黒表示画面を挿入して、動画質を改善することができる液晶表示装が記載されている。

先行技術文献

特許文献

[0003]
特許文献1 : 特開2008-203627号公報

発明の概要

発明が解決しようとする課題

[0004]
 液晶パネルには、動画像の表示の際に、動画残像および尾引きが発生するとう問題がある。液晶パネルの画質を高品位化するためには、このような動画残像および尾引きを抑制する技術が望まれる。
[0005]
 本開示の目的は、動画残像および尾引きを抑制することができる制御回路、表示装置、電子機器、投射型表示装置および制御方法を提供することにある。

課題を解決するための手段

[0006]
 上述の課題を解決するために、第1の開示は、
 1画素以上10画素以下の幅を有する同一階調のラインが画面内に転送されるように、液晶パネルの駆動を制御する制御回路である。
[0007]
 第2の開示は、
 液晶パネルと、
 液晶パネルを駆動する駆動部と、
 駆動部を介して液晶パネルの駆動を制御する制御回路と
 を備え、
 制御回路は、1画素以上10画素以下の幅を有する同一階調のラインが転送されるように、液晶パネルの駆動を制御する表示装置である。
[0008]
 第3の開示は、
 表示装置を備え、
 表示装置は、
 液晶パネルと、
 液晶パネルを駆動する駆動部と、
 駆動部を介して液晶パネルの駆動を制御する制御回路と
 を備え、
 制御回路は、1画素以上10画素以下の幅を有する同一階調のラインが転送されるように、液晶パネルの駆動を制御する電子機器である。
[0009]
 第4の開示は、
 照明光学系と、
 照明光学系からの光を変調することで画像光を生成する複数の液晶パネルと、
 複数の液晶パネルの駆動を制御する制御回路と、
 複数の液晶パネルで生成された画像光を投射する投影光学系と
 を備え、
 制御回路は、1画素以上10画素以下の幅を有する同一階調のラインが転送されるように、液晶パネルの駆動を制御する投射型表示装置である。
[0010]
 第5の開示は、
 1画素以上10画素以下の幅を有する同一階調のラインが転送されるように、液晶パネルの駆動を制御する制御方法である。

図面の簡単な説明

[0011]
[図1] 図1Aは、隣接する画素間において液晶分子が横電界の影響を受けて、プレチルトによる配向方向に傾いた状態を示す模式図である。図1Bは、隣接する画素間において液晶分子が横電界の影響を受けて、プレチルトによる配向方向とは逆方向に傾いた状態を示す模式図である。
[図2] 図2は、黒色のパターンが、白表示された画面内を左方向に移動する例を示す概略図である。
[図3] 図3Aは、黒色のパターンの停止状態(初期状態)における、図2中の領域50Rの一例を示す平面図である。図3Bは、黒色のパターンの移動開始から1フィールド(16.6msec)後の状態における、図2中の領域50Rの一例を示す平面図である。図3Cは、黒色のパターンの移動開始から2フィールド(33.3msec)後における、図2中の領域50Rの一例を示す平面図である。図3Dは、黒色のパターンの移動開始から3フィールド(50msec)後における、図2中の領域50Rの一例を示す平面図である。
[図4] 図4Aは、図3AのIVA-IVAに沿った断面を模試的に表す図である。図4Bは、図3BのIVB-IVBに沿った断面を模試的に表す図である。図4Cは、図3CのIVC-IVCに沿った断面を模試的に表す図である。図4Dは、図3AのIVD-IVDに沿った断面を模試的に表す図である。
[図5] 図5Aは、液晶分子の配向方向と残像および尾引きの発生方向との関係を示す概略図である。図5Bは、図5Aに示した配向方向の液晶パネルで黒色のパターンを左方向に移動した例を示す概略図である。図5Cは、図5Aに示した配向方向の液晶パネルで黒色のパターンを上方向に移動した例を示す概略図である。図5Dは、図5Aに示した配向方向の液晶パネルで黒色のパターンを右方向に移動した例を示す概略図である。図5Eは、図5Aに示した配向方向の液晶パネルで黒色のパターンを下方向に移動した例を示す概略図である。
[図6] 図6Aは、液晶分子の配向方向と残像および尾引きの発生方向との関係を示す概略図である。図6Bは、図6Aに示した配向方向の液晶パネルで黒色のパターンを左方向に移動した例を示す概略図である。図6Cは、図6Aに示した配向方向の液晶パネルで黒色のパターンを上方向に移動した例を示す概略図である。図6Dは、図6Aに示した配向方向の液晶パネルで黒色のパターンを右方向に移動した例を示す概略図である。図6Eは、図6Aに示した配向方向の液晶パネルで黒色のパターンを下方向に移動した例を示す概略図である。
[図7] 図7Aは、液晶分子の配向方向と残像および尾引きの発生方向との関係を示す概略図である。図7Bは、図7Aに示した配向方向の液晶パネルで黒色のパターンを左方向に移動した例を示す概略図である。図7Cは、図7Aに示した配向方向の液晶パネルで黒色のパターンを上方向に移動した例を示す概略図である。図7Dは、図7Aに示した配向方向の液晶パネルで黒色のパターンを右方向に移動した例を示す概略図である。図7Eは、図7Aに示した配向方向の液晶パネルで黒色のパターンを下方向に移動した例を示す概略図である。
[図8] 図8Aは、液晶分子の配向方向と残像および尾引きの発生方向との関係を示す概略図である。図8Bは、図8Aに示した配向方向の液晶パネルで黒色のパターンを左方向に移動した例を示す概略図である。図8Cは、図8Aに示した配向方向の液晶パネルで黒色のパターンを上方向に移動した例を示す概略図である。図8Dは、図8Aに示した配向方向の液晶パネルで黒色のパターンを右方向に移動した例を示す概略図である。図8Eは、図8Aに示した配向方向の液晶パネルで黒色のパターンを下方向に移動した例を示す概略図である。
[図9] 図9Aは、黒色のパターンの移動開始から1フィールド(16.6msec)後の状態における、図2中の領域50Rの一例を示す平面図である。図9Bは、図9AのIXB-IXB線に沿った断面を模試的に表す図である。
[図10] 図10Aは、液晶パネルの横ラインを一旦黒表示にする例を示す概略図である。図10Bは、液晶パネルの縦ラインを一旦黒表示にする例を示す概略図である。
[図11] 図11は、画面全体を一旦黒表示にする例を示す概略図である。
[図12] 図12は、本開示の第1の実施形態に係る液晶表示装置の構成の一例を示すブロック図である。
[図13] 図13は、液晶パネルの等価回路の一例を示す図である。
[図14] 図14は、液晶パネルの構成の一例を示す概略図である。
[図15] 図15Aは、黒色のラインを垂直方向に転送する例を示す概略図である。図15Bは、黒色のラインを水平方向に転送する例を示す概略図である。
[図16] 図16は、黒ラインの転送方向と、黒色のラインの転送による動画残像および尾引きの発生との関係を説明するための概略図である。
[図17] 図17Aは、動画残像および尾引きが発生する、黒色のラインの転送方向を示す概略図である。図17Bは、動画残像および尾引きの発生が抑制される、黒色のラインの転送方向を示す概略図である。
[図18] 図18Aは、動画残像および尾引きが発生する、黒色のラインの転送方向を示す概略図である。図18Bは、動画残像および尾引きの発生が抑制される、黒色のラインの転送方向を示す概略図である。
[図19] 図19Aは、黒色のラインの挿入方法の第1の例を示す概略図である。図19Bは、黒色のラインの挿入方法の第2の例を示す概略図である。図19Cは、黒色のラインの挿入方法の第3の例を示す概略図である。
[図20] 図20は、本開示の第1の実施形態に係る液晶表示装置の動作の第1の例を説明するためのタイミングチャートである。
[図21] 図21は、本開示の第1の実施形態に係る液晶表示装置の動作の第2の例を説明するためのタイミングチャートである。
[図22] 図22は、本開示の第1の実施形態に係る液晶表示装置の動作の第3の例を説明するためのタイミングチャートである。
[図23] 図23は、変形例に係る液晶パネルの等価回路の一例を示す図である。
[図24] 図24は、変形例に係る液晶表示装置の動作の一例を説明するためのタイミングチャートである。
[図25] 図25は、全面黒表示の画像を挿入する例を示す概略図である。
[図26] 図26は、全面白表示の画像を挿入する例を示す概略図である。
[図27] 図27は、全面黒表示の画像と全面白表示の画像を挿入する例を示す概略図である。
[図28] 図28は、全面同一の中間調の画像を挿入する例を示す概略図である。
[図29] 図29A、図29Bは、全面黒表示の画像を挿入する例を示す概略図である。
[図30] 図30は、本開示の第2の実施形態に係る表示装置の構成の一例を示すブロック図である。
[図31] 図31は、液晶パネルの等価回路の一例を示す図である。
[図32] 図32は、黒色のラインを垂直方向に転送する例を示す概略図である。
[図33] 図33は、本開示の第2の実施形態に係る液晶表示装置の動作の第1の例を説明するためのタイミングチャートである。
[図34] 図34は、本開示の第2の実施形態に係る液晶表示装置の動作の第2の例を説明するためのタイミングチャートである。
[図35] 図35は、本開示の第2の実施形態に係る液晶表示装置の動作の第3の例を説明するためのタイミングチャートである。
[図36] 図36は、変形例に係る液晶パネルの等価回路の一例を示す図である。
[図37] 図37は、変形例に係る液晶パネルの動作の一例を示すタイミングチャートである。
[図38] 図38は、変形例に係る液晶パネルの等価回路の一例を示す図である。
[図39] 図39は、変形例に係る液晶パネルの等価回路の一例を示す図である。
[図40] 図40は、本開示の第3の実施形態に係る液晶表示装置の構成の一例を示すブロック図である。
[図41] 図41は、液晶パネルの等価回路の一例を示す図である。
[図42] 図42は、本開示の第3の実施形態に係る液晶表示装置の動作の第1の例を説明するためのタイミングチャートである。
[図43] 図43は、本開示の第3の実施形態に係る液晶表示装置の動作の第2の例を説明するためのタイミングチャートである。
[図44] 図44は、本開示の第3の実施形態に係る液晶表示装置の動作の第3の例を説明するためのタイミングチャートである。
[図45] 図45は、変形例に係る液晶パネルの等価回路の一例を示す図である。
[図46] 図46は、変形例に係る液晶パネルの動作の一例を示すタイミングチャートである。
[図47] 図47は、本開示の第4の実施形態に係る液晶表示装置の構成の一例を示すブロック図である。
[図48] 図48は、液晶パネルの等価回路の一例を示す図である。
[図49] 図49は、本開示の第4の実施形態に係る液晶表示装置の動作の第1の例を説明するためのタイミングチャートである。
[図50] 図50は、本開示の第4の実施形態に係る液晶表示装置の動作の他の例を説明するためのタイミングチャートである。
[図51] 図51は、本開示の第4の実施形態に係る液晶表示装置の動作の第2の例を説明するためのタイミングチャートである。
[図52] 図52A、図52B、図52C、図52Dはそれぞれ、移動する物体が存在するエリアに黒表示を挿入する例を示す概略図である。
[図53] 図53は、本開示の第5の実施形態に係る電子機器の構成の一例を示す斜視図である。
[図54] 図54は、本開示の第6の実施形態に係る電子機器の構成の一例を示す斜視図である。
[図55] 図55は、本開示の第7の実施形態に係るプロジェクタの構成の一例を示す概略図である。

発明を実施するための形態

[0012]
 本開示の実施形態について以下の順序で説明する。なお、以下の実施形態の全図においては、同一または対応する部分には同一の符号を付す。
1 第1の実施形態(液晶表示装置の例)
2 第2の実施形態(液晶表示装置の例)
3 第3の実施形態(液晶表示装置の例)
4 第4の実施形態(液晶表示装置の例)
5 第5の実施形態(電子機器の例)
6 第6の実施形態(電子機器の例)
7 第7の実施形態(プロジェクタの例)
[0013]
<1 第1の実施形態>
[概要]
(ディスクリネーションの発生原因)
 まず、図1A、図1Bを参照して、静止画中にて、隣接する画素51間にディスクリネーション(リバースチルトドメインとも称される。)61が発生する原因について説明する。ここでは、VA(Vertically Aligned)駆動方式の液晶パネル50を例としてディスクリネーション61の発生原因について説明するが、VA(Vertically Aligned)駆動方式以外の液晶パネルでも同様の原因でディスクリネーション61は発生する。
[0014]
 隣接する画素51で異なる階調を表示すると、隣接する画素間に横電界が発生する。図1Aに示すように、液晶分子54がこの横電界の影響を受けて、プレチルトによる配向方向に傾く場合には、配向乱れは小さいため、ディスクリネーション61の発生は抑制される。一方、図1Bに示すように、液晶分子54がこの横電界の影響を受けて、プレチルトによる配向方向とは逆方向に傾く場合には、配向乱れが大きく、ディスクリネーション61が発生する。隣接画素で黒表示と白表示を行った場合、横電界が最大となるため、ディスクリネーション61が最大となる。VA駆動方式の液晶パネル50の場合、黒表示における対向基板53とTFT(Thin Film Transistor)基板52の電位差は、例えば0Vであり、白表示における対向基板53とTFT基板52の電位差は、例えば4Vである。
[0015]
(残像および尾引の発生原因)
 次に、図2に示すように、黒色のパターン71が、白表示された画面50A内を左方向に移動する場合を例として、動画像の残像および尾引き(以下「動画残像・尾引き」と表記する。)の発生原因について説明する。なお、本明細書において、特に断らない限り、「左方向」、「右方向」「上方向」、「下方向」とはそれぞれ、図中で左、右、上、下に向かう方向を意味する。また、以下の説明においても、特に断らないかぎり、パターン71の色は黒色であり、パターン71の背景は白色である。
[0016]
 黒色のパターン71が左方向に移動すると、ディスクリネーション61の発生部分(黒表示と白表示の境界部分)62も左方向に移動する。この際、ディスクリネーション61が正常な配向状態に戻るまで時間が黒色のパターン71の移動速度により異なる。
[0017]
 図3A~図3D、図4A~図4Dに示すように、ディスクリネーション61の発生部分62が1フィールド、1画素の移動速度で移動する動画では、ディスクリネーション61が正常な配向状態に戻るまでに最も時間がかかる。このため、ディスクリネーション61の発生部分62が1フィールド、1画素の移動速度で移動する動画では、動画残像・尾引きが発生する。すなわち、ディスクリネーション61の発生部分62は、静止画では黒領域が太くなっているように認識されるのに対して、動画では尾引きとして認識される。なお、図4A~図4D中、ラインL1は透過率を示し、ラインL2は等電位面を示す。
[0018]
 上述した動画残像・尾引きは、液晶分子54の特定の配向方向とパターン71の特定の移動方向とが組み合わされた場合に発生する。
[0019]
 図5Aに示すように、液晶分子54が右配向している液晶パネル50では、図5C、図5Dに示すように、パターン71が上方向または右方向に1フィールド、1画素の移動速度で移動した場合、動画残像・尾引き72が発生する。一方、図5B、図5Eに示すように、パターン71が左方向または下方向に1フィールド、1画素の移動速度で移動した場合、動画残像・尾引き72の発生は抑制される。
[0020]
 図6Aに示すように、液晶分子54が左配向している液晶パネル50では、図6B、図6Cに示すように、パターン71が左方向または上方向に1フィールド、1画素の移動速度で移動した場合、動画残像・尾引き72が発生する。一方、図6D、図6Eに示すように、パターン71が右方向または下方向に1フィールド、1画素の移動速度で移動した場合、動画残像・尾引き72の発生は抑制される。
[0021]
 図7Aに示すように、液晶分子54が左配向している液晶パネル50では、図7B、図7Eに示すように、パターン71が左方向または下方向に1フィールド、1画素の移動速度で移動した場合、動画残像・尾引き72が発生する。一方、図7C、図7Dに示すように、パターン71が上方向または右方向に1フィールド、1画素の移動速度で移動した場合、動画残像・尾引き72の発生は抑制される。
[0022]
 図8Aに示すように、液晶分子54が右配向している液晶パネル50では、図8D、図8Eに示すように、パターン71が右方向または下方向に1フィールド、1画素の移動速度で移動した場合、動画残像・尾引き72が発生する。一方、図8B、図8Cに示すように、パターン71が左方向または上方向に1フィールド、1画素の移動速度で移動した場合、動画残像・尾引き72の発生は抑制される。
[0023]
 動画残像・尾引き72の発生は、パターン71の移動速度に依存する。上述の動画残像・尾引き72の発生原因の説明のように、パターン71が1フィールド、1画素の移動速度で移動する場合に動画残像・尾引き72が発生する。これに対して、図9A、図9Bに示すように、パターン71の移動速度が1フィールド、1画素よりも速い場合(例えば1フィールド、2画素以上である場合)、動画残像・尾引き72の発生は大きく緩和される。これは、現フィールドでディスクリネーション61が発生した部分が、次フィールドで移動したパターン71からのディスクリネーション61の影響をうけず、つまり局所的に同一階調のラスタ表示でリセットされるためである。しかしながら、パターン移動速度は、表示される動画に依るので、1フィールド、1画素を前提として、動画残像・尾引き72に関する改善策を考えることが望まれる。
[0024]
 動画残像・尾引き72は、同一階調のラスタを表示し、横電界をなくすことで、リセットすることができる。例えば、図10Aに示すように、横ライン51LAを一旦黒表示のみ(すなわち、同一階調のみ)にすると、左右に隣接する画素51間の横電界をリセットすることができる。また、図10Bに示すように、縦ライン51LBを黒表示のみ(同一階調のみ)にすると、上下に隣接する画素51間の横電界をリセットすることができる。縦横ともに画面全体で横電界をリセットするには、図11に示すように、黒ラスタ(同一階調のラスタ)を画面全体に表示すればよい。
[0025]
 しかしながら、上述のように黒ラスタを画面全体に表示すると、画面の輝度が低下する。そこで、本発明者らは、画面の輝度低下を抑制しつつ、動画残像・尾引き72を抑制することができる液晶表示装置について検討した。その結果、同一階調のラインを画面内に転送する液晶表示装置を見出すに至った。第1の実施形態では、このような液晶表示装置について説明する。
[0026]
[液晶表示装置の構成]
 まず、図12を参照して、本開示の第1の実施形態に係る液晶表示装置(以下単に「表示装置」という。)10の構成の一例について説明する。表示装置10は、3板式のプロジェクタ(投射型表示装置)のライトバルブとして適用可能なものである。表示装置10は、コントローラ11と、液晶パネル20と、駆動部30とを備える。液晶パネル20は、透過型となっていてもよいし、反射型となっていてもよい。なお、液晶パネル20が透過型となっている場合には、表示装置10は、必要に応じて、液晶パネル20の背後に、図示しない光源を備えていてもよい。なお、コントローラ11は、本開示の「制御回路」の一具体例に相当する。
[0027]
(液晶パネル)
 液晶パネル20は、例えば、ノーマリーブラックの透過率特性または反射率特性となっている。ここで、ノーマリーブラックとは、電圧がかかっていない時に透過率または反射率が最小となり、黒表示になる光学特性を指している。なお、液晶パネル20は、例えば、ノーマリーホワイトの透過率特性または反射率特性となっていてもよい。ここで、ノーマリーホワイトとは、電圧がかかっていない時に透過率または反射率が最大となり、白表示になる光学特性を指している。液晶パネル20は、電圧印加により光の偏光状態を電気的に変えることで画像光を生成するものである。
[0028]
 図13は、液晶パネル20の等価回路の一例を示す図である。液晶パネル20は、行方向に延在された複数の主走査線(第1の走査線)21と、行方向に延在された複数の副走査線(第2の走査線)22と、行方向に延在された複数の保持容量線24と、列方向に延在された複数の信号線23と、主走査線21と信号線23とが互いに交差する箇所ごとに1つずつ設けられた複数の画素25とを有している。主走査線21と副走査線22は同数設けられている。
[0029]
 各画素25は、液晶セル26と、主走査線21から入力される信号に基づいて信号線23の電圧を液晶セル26に書き込む主トランジスタ(第1のトランジスタ)27と、副走査線22から入力される信号に基づいて、保持容量線24の電圧を液晶セル26に書き込む福トランジスタ(第2のトランジスタ)28と、液晶セル26に並列接続された容量素子29とを有している。
[0030]
 図13において、Mgate(n)、Sgate(n)、Sig(m)はそれぞれ、主垂直駆動回路31の出力(すなわち主走査線21の電圧)、副垂直駆動回路32の出力(すなわち副走査線22の電圧)、水平駆動回路33の出力(すなわち水平駆動回路33の電圧)を表す。また、pix(n、m)は、上からn番目の主走査線21と、左からm番目の信号線23との交点における画素25を表す。なお、以下の説明においても、これらの符号はそれぞれ、上記と同様のものを表す。
[0031]
 図14は、液晶パネル20の構成の一例を示す概略図である。液晶パネル20は、例えば、液晶分子26Dを含む液晶層26Aと、液晶層26Aを挟み込む複数の画素電極26Bおよび対向電極26Cとを備える。液晶パネル20は、例えば、偏光板をさらに備えるようにしてもよい。液晶パネル20の駆動方式は、例えば、VA(Vertical Alignment)モード、TN(Twisted Nematic)モード、IPS(In Plane Switching)モード、FFS(Fringe Field Switching)モード、STN(Super Twisted Nematic)モード、または、ECB(Electrically Controlled Birefringence)モードである。なお、図14では、液晶パネル20の駆動方式が、VA(Vertical Alignment)モードである例が示されている。
[0032]
 主トランジスタ27および副トランジスタ28は、例えば、薄膜トランジスタ(TFT:Thin Film Transistor)によって構成されている。主トランジスタ27のゲート電極は主走査線21に接続され、ソース電極(またはドレイン電極)は信号線23に接続され、ドレイン電極(またはソース電極)は液晶セル26の画素電極26Bに接続されている。副トランジスタ28のゲート電極は副走査線22に接続され、ソース電極(またはドレイン電極)は液晶セル26の画素電極26Bに接続され、ドレイン電極(またはソース電極)は、保持容量線24に接続されている。なお、保持容量線24は、コントローラ11が有する対向電圧生成回路(以下「VCOM回路」という。)(図示せず)に接続されていてもよい。
[0033]
 容量素子29の第1の電極は液晶セル26の画素電極26Bに接続され、第2の電極は保持容量線24に接続されている。保持容量線24は、コントローラ11が有する保持容量電圧生成回路(以下「VCS回路」という。)(図示せず)に接続されている。VCS回路は、所定の保持容量電圧Vcsを生成して、液晶セル26の画素電極26Bおよび容量素子29の第2の電極に電圧を印加する。なお、VCS回路がコントローラ11の外部に設けられていてもよい。液晶セル26の対向電極26Cが、コントローラ11が有するVCOM回路に接続されている。VCOM回路は、所定のコモン電圧Vcomを生成して、液晶セル26の対向電極26Cに印加する。なお、VCOM回路がコントローラ11の外部に設けられていてもよい。
[0034]
 画素電極26Bに印加される電圧(対向電極26Cと画素電極26Bとの間の電位差)は、映像信号の階調に応じて変更される。これにより、液晶分子26Dの配向方向を制御し、該液晶分子26Dを含む画素25から出射する光量(つまりは表示階調)を制御することができる。液晶パネル20の複数の画素25のそれぞれで液晶分子26Dの配向方向を制御することで、映像を表示することができる。
[0035]
 ここで、液晶分子26Dの配向方向は、図14中に示した球面座標系の極角θと方位角Φとで定義される。極角θは、対向電極(共通電極)26Cと画素電極26Bの間の電位差(絶対値)に応じて変化させることができる。いわゆるノーマリーブラックモードの液晶素子においては、上記電位差が増加すると極角θが大きくなり、表示階調が高くなる。一方、方位角Φは、対向電極26Cと画素電極26Bの表面に形成された配向膜による弱い配向規制力によって特定の角度(プレチルト方位角)となる。
[0036]
 本明細書では、液晶パネル20の表示面における水平方向をx軸方向、液晶パネル20の水平方向をy軸、液晶パネル20の表示面(すなわちxy平面)に対して垂直な方向をz軸方向という。極角θは、z軸を基準とした角度であり、方位角Φは、x軸方向を基準とした角度である。
[0037]
 また、本明細書では、図14に示すように、方位角Φが0°、180°の方向をそれぞれ、第1の水平方向HD1、第2の水平方向HD2といい、方位角Φが90°、270°の方向を第1の垂直方向VD1、第2の垂直方向VD2という場合がある。
[0038]
(駆動部)
 駆動部30は、コントローラ11の制御に基づき、液晶パネル20を駆動する。より具体的には、駆動部30は、各画素25をアクティブマトリクス駆動することにより、外部から入力された映像信号に基づく画像光を液晶パネル20に生成させる。駆動部30は、複数の主走査線21に接続された主垂直駆動回路(第1の垂直駆動回路)31と、複数の副走査線に接続された副走査線駆動回路(第2の垂直駆動回路)32と、複数の信号線に接続された水平駆動回路33とを有している。
[0039]
 主垂直駆動回路31は、コントローラ11から供給される制御信号に基づいて作動し、各画素25を線順次に走査する駆動パルスMgate(n)を、各主走査線21を介して液晶パネル20にパラレル出力する。副垂直駆動回路32は、コントローラ11から供給される制御信号に基づいて作動し、各画素25を線順次に走査する駆動パルスSgate(n)を、各副走査線22を介して液晶セル26にパラレル出力する。水平駆動回路33は、コントローラ11から供給される制御信号に基づいて作動し、信号電圧Sig(m)を1ライン分ずつ、各信号線23を介して液晶セル26にパラレル出力する。信号電圧Sig(m)は、外部から入力された映像信号の階調に応じた波高値もしくはパルス幅を有している。
[0040]
(コントローラ)
 コントローラ11は、駆動部30を介して液晶パネル20を制御する。コントローラ11は、例えば、IC(Integrated Circuit)等で構成されている。コントローラ11は、駆動部30に対して、フィールド反転駆動方式による、各画素25のアクティブマトリクス駆動制御を行う。フィールド反転駆動とは、1フィールド(1F)期間ごとに液晶セル26のコモン電圧Vcomに対して極性を反転させた信号電圧Sig(m)を液晶セル26に印加する駆動を指している。
[0041]
 コントローラ11は、黒色のライン(以下単に「黒ライン」という。)20Lが表示画面内で一方向に転送されるように、液晶パネル20の駆動を制御する。コントローラ11は、図15Aに示すように、水平方向に延設された黒ライン20Lを表示画面内で垂直方向(第1の垂直方向VD1または第2の垂直方向VD2)に転送するようにしてもよいし、図15Bに示すように、垂直方向に延設された黒ライン20Lを表示画面内で水平方向(第1の水平方向HD1または第2の水平方向HD2)に転送するようにしてもよい。黒ライン20Lは、本開示の「同一階調のライン」の一具体例に相当する。黒ライン20Lの幅Wは、1画素以上10画素以下、好ましくは2画素以上10画素以下である。
[0042]
 黒ライン20Lの幅Wが1画素以上であれば、動画残像・尾引きの発生を抑制することができる。具体的には、1画素の黒ライン20Lを表示画面の垂直方向に転送した場合には、1フィールドに1画素の移動速度で画面内を水平方向に物体が移動したときにおける、1フィールド前後のディスクリネーション部分間の影響を抑制することができる。したがって、水平方向における動画残像・尾引きの発生を抑制することができる。一方、1画素の黒ライン20Lを表示画面の水平方向に転送した場合には、1フィールドに1画素の移動速度で画面内を垂直方向に物体が移動したときにおける、1フィールド前後のディスクリネーション部分間の影響を抑制することができる。したがって、垂直方向における動画残像・尾引きの発生を抑制することができる。
[0043]
 2画素以上の黒ライン20Lを表示画面の垂直方向に転送した場合には、1フィールドに1画素の移動速度で画面内を水平方向または垂直方向に物体が移動したときにおける、1フィールド前後のディスクリネーション部分間の影響を抑制することができる。したがって、水平方向および垂直方向における動画残像・尾引きの発生を抑制することができる。一方、2画素以上の黒ライン20Lを表示画面の垂直方向に転送した場合にも、2画素以上の黒ライン20Lを表示画面の垂直方向に転送した場合と同様に、水平方向および垂直方向における動画残像・尾引きの発生を抑制することができる。
[0044]
 黒ライン20Lの幅Wが10画素以下であれば、コントラスの低下を効果的に抑制することができる。
[0045]
 黒ライン20Lは、表示画面内に規定の周期で繰り返し転送される。黒ライン20Lの1回の移動距離は、1画素であり、ラインの移動は、規定期間毎に行われる。すなわち、黒ライン20Lの転送速度は、垂直方向または水平方向に規定期間に1画素であり、黒ライン20Lの転送は、垂直方向または水平方向に連続的に行われる。ここで、規定期間は、例えば1フィールドまたはn水平期間(nは、1以上の整数である。)である。
[0046]
 黒ライン20Lの1回の移動距離が1画素である場合、黒ライン20Lの転送方向によっては、黒ライン20Lの転送に起因する動画残像・尾引きが発生する。ここで、図16に示すように、液晶分子26Dが配向されている場合(液晶分子26Dの方位角Φが0°<Φ<90°の範囲内である場合)について、黒ライン20Lの転送方向と、黒ライン20Lの転送に起因する動画残像・尾引きの発生との関係について説明する。黒ライン20Lの転送方向が、図17Aに示すように、第1の垂直方向VD1である場合には、動画残像・尾引き20Mが発生する。これに対して、黒ライン20Lの転送方向が、図17Bに示すように、第2の垂直方向VD2である場合には、動画残像・尾引き20Mの発生は抑制される。また、黒ライン20Lの転送方向が、図18Aに示すように、第1の垂直方向VD1である場合には、動画残像・尾引き20Mが発生する。これに対して、黒ライン20Lの転送方向が、図18Bに示すように、第2の水平方向HD2である場合には、動画残像・尾引き20Mの発生は抑制される。
[0047]
 黒ライン20Lの転送に起因する動画残像・尾引きの発生を抑制するためには、下記の関係(1)~(4)のように、液晶分子の方位角Φに応じて黒ライン20Lの転送方向を設定することが好ましい。
(1)方位角Φが0°<Φ<90°の範囲内である場合には、黒ライン20Lの転送方向は第2の垂直方向VD2または第2の水平方向HD2であることが好ましい(図17B、図18B、図5B、図5E参照)。
(2)方位角Φが90°<Φ<180°の範囲内である場合には、黒ライン20Lの転送方向は第2の垂直方向VD2または第1の水平方向HD1であることが好ましい(図6D、図6E参照)。
(3)方位角Φが180°<Φ<270°の範囲内である場合には、黒ライン20Lの転送方向は第1の垂直方向VD1または第1の水平方向HD1であることが好ましい(図7C、図7D参照)。
(4)方位角Φが270°<Φ<360°の範囲内である場合には、黒ライン20Lの転送方向は第1の垂直方向VD1または第2の水平方向HD2であることが好ましい(図8B、図8C参照)。
[0048]
 黒ライン20Lの転送頻度は、液晶パネル20の焼け付きの抑制や輝度低下の抑制等を考慮して設定されることが好ましい。例えば、図19Aに示すように、各フィールド(1F)に黒ライン20Lが挿入されるようにしてもよい。また、図19Bに示すように、連続する2以上のフィールドにより1つのブロックが構成されるとした場合、各ブロックの先頭のフィールドに黒ライン20Lが挿入されるようにしてもよい。この場合、液晶パネル20の焼け付きを抑制するためには、黒ライン20Lは、正のフィールドおよび負のフィールドに交互に挿入されることが好ましい。さらに、図19Cに示すように、連続する3以上のフィールド(1F)により1つのブロックが構成されているとした場合、各ブロックの先頭およびその次のフィールドに黒ライン20Lが挿入されるようにしてもよい。
[0049]
 なお、本明細書において、“正のフィールド”とは、液晶セル26のコモン電圧Vcomに対して正の極性を有する信号電圧Sig(m)を液晶セル26に印加するフィールドを示し、“負のフィールド”とは、液晶セル26のコモン電圧Vcomに対して負の極性を有する信号電圧Sig(m)を液晶セル26に印加するフィールドを意味する。図19A~図19中において、各フィールドに付された符号“+”、“-”は、各フィールドにて液晶セル26に印加される信号電圧Sig(m)の極性を示している。
[0050]
[表示装置の動作]
(1画素の幅を有するラインを垂直方向に転送する例)
 次に、図20を参照して、1画素の幅を有する黒のラインを垂直方向に転送するときの表示装置10の動作の例について説明する。なお、図20において、符号“BLK”は、液晶セル26を黒表示する際に印加される信号電圧(すなわち保持容量電圧Vcs)を示している。以下の説明においても符号“BLK”は、同様の信号電圧を示す。
[0051]
 副垂直駆動回路32は、上からn番目の副走査線22の電圧Sgate(n)を1水平期間(1H)、Highレベルにする。これにより、画素(n,1)、(n,2)、(n,3)、・・・の副トランジスタ28がオンになり、画素(n,1)、(n,2)、(n,3)、・・・に保持容量線24の保持容量電圧Vcsが印加される。これにより、画素(n,1)、(n,2)、(n,3)、・・・は黒表示となる。
[0052]
 主垂直駆動回路31は、上からn番目の副走査線22の電圧Sgate(n)がLowレベルになるタイミングで、上からn番目の主走査線21の電圧Mgate(n)を1水平期間、Highレベルにする。これにより、画素(n,1)、(n,2)、(n,3)、・・・の主トランジスタ27が1水平期間、オンになり、画素(n,1)、(n,2)、(n,3)、・・・にそれぞれ各信号線23の電圧Sig(1)、Sig(2)、Sig(3)・・・が印加され、画素(n,1)、(n,2)、(n,3)、・・・は所定の階調表示となる。したがって、画素(n,1)、(n,2)、(n,3)、・・・が黒表示となる期間は、1水平期間である。本明細書において、“所定の階調表示”とは、動画残像・尾引きの発生を抑制するための黒表示を除く、階調表示のことを示す。すなわち、外部から表示装置10に供給される映像信号に基づく階調表示のことを示す。
[0053]
 副垂直駆動回路32は、上からn番目の副走査線22の電圧Sgate(n)をLowレベルにするタイミングで、上からn+1番目の副走査線22の電圧Sgate(n+1)を1水平期間、Highレベルにする。また、主垂直駆動回路31は、副走査線22の電圧Sgate(n+1)がLowレベルになるタイミングで、上からn+1番目の主走査線21の電圧Mgate(n+1)を1水平期間、Highレベルにする。
[0054]
 主垂直駆動回路31が、最も上から最も下までの主走査線21を上述のように駆動させると共に、副垂直駆動回路32が、最も上から最も下までの副走査線22を上述のように駆動させることで、1画素の幅を有する黒ライン20Lが垂直方向に連続的に(すなわち1水平期間に1画素の速度で)転送される。
[0055]
(2画素の幅を有するライン垂直方向に転送する第1の例)
 次に、図21を参照して、2画素の幅を有する黒のラインを垂直方向に転送するときの表示装置10の動作の第1の例について説明する。
[0056]
 副垂直駆動回路32の駆動動作は、上述の“1画素の幅を有するラインを垂直方向に転送する例”と同様であるので、説明を省略する。
[0057]
 主垂直駆動回路31は、上からn番目の副走査線22の電圧Sgate(n)がLowレベルになってから1水平期間経過後に、上からn番目の主走査線21の電圧Mgate(n)を1水平期間、Highレベルにする。これにより、画素(n,1)、(n,2)、(n,3)、・・・の主トランジスタ27が1水平期間、オンになり、画素(n,1)、(n,2)、(n,3)、・・・にそれぞれ各信号線23の電圧Sig(1)、Sig(2)、Sig(3)、・・・が印加され、画素(n,1)、(n,2)、(n,3)、・・・は所定の階調表示となる。したがって、画素(n,1)、(n,2)、(n,3)、・・・が黒表示となる期間は、2水平期間(2H)である。
[0058]
 主垂直駆動回路31は、副走査線22の電圧Sgate(n+1)がLowレベルにされてから1水平期間経過後に、上からn+1番目の主走査線21の電圧Mgate(n+1)を1水平期間、Highレベルにする。
[0059]
 主垂直駆動回路31が、最も上から最も下までの主走査線21を上述のように駆動させると共に、副垂直駆動回路32が、最も上から最も下までの副走査線22を上述のように駆動させることで、2画素の幅を有する黒ライン20Lが垂直方向に連続的に(すなわち1水平期間に1画素の速度で)転送される。
[0060]
(2画素の幅を有するライン垂直方向に転送する第2の例)
 次に、図22を参照して、2画素の幅を有する黒のラインを垂直方向に転送するときの表示装置10の動作の第2の例について説明する。
[0061]
 副垂直駆動回路32は、上からn番目の副走査線22の電圧Sgate(n)を2水平期間、Highレベルにする。これにより、画素(n,1)、(n,2)、(n,3)、・・・の主トランジスタ27がオンになり、画素(n,1)、(n,2)、(n,3)、・・・に保持容量線24の保持容量電圧Vcsが印加される。これにより、画素(n,1)、(n,2)、(n,3)、・・・は黒表示となる。
[0062]
 主垂直駆動回路31は、上からn番目の副走査線22の電圧Sgate(n)がLowレベルになるタイミングで、上からn番目の主走査線21の電圧Mgate(n)を1水平期間、Highレベルにする。これにより、画素(n,1)、(n,2)、(n,3)、・・・の主トランジスタ27が1水平期間、オンになり、画素(n,1)、(n,2)、(n,3)、・・・にそれぞれ各信号線23の電圧Sig(1)、Sig(2)、Sig(3)、・・・が印加され、画素(n,1)、(n,2)、(n,3)、・・・は所定の階調表示となる。したがって、画素(n,1)、(n,2)、(n,3)、・・・が黒表示となる期間は、2水平期間である。
[0063]
 副垂直駆動回路32は、上からn番目の副走査線22の電圧Sgate(n)をHighレベルにしてから1水平期間経過後に、上からn+1番目の副走査線22の電圧Sgate(n+1)を2水平期間、Highレベルにする。また、主垂直駆動回路31は、上からn+1番目の副走査線22の電圧Sgate(n+1)がLowレベルになるタイミングで、上からn+1番目の主走査線21の電圧Mgate(n+1)を1水平期間、Highレベルにする。
[0064]
 主垂直駆動回路31が、最も上から最も下までの主走査線21を上述のように駆動させると共に、副垂直駆動回路32が、最も上から最も下までの副走査線22を上述のように駆動させることで、2画素の幅を有する黒ライン20Lが垂直方向に連続的に(すなわち1水平期間に1画素の速度で)転送される。
[0065]
[効果]
 第1の実施形態に係る表示装置10は、液晶パネル20と、液晶パネル20を駆動する駆動部30と、駆動部30を介して液晶パネル20の駆動を制御するコントローラ(制御回路)11とを備える。コントローラ11は、1画素以上10画素以下の幅Wを有する黒ライン20Lが垂直方向または水平方向に周期的に転送されるように、液晶パネル20の駆動を制御する。これにより、1フィールドに1画素の移動速度で画面内を物体が移動した場合にも、1フィールド前後にけるディスクリネーション部分間の影響を抑制することができる。したがって、動画残像・尾引きを抑制することができる。
[0066]
 また、第1の実施形態に係る表示装置10では、黒ライン20Lを転送し動画残像・尾引きを抑制するため、全面黒表示の画像を挿入し動画残像・尾引きを抑制する表示装置に比べて輝度低下を抑制することができる。
[0067]
 また、黒ライン20Lの幅Wは1画素以上10画素以下の幅であるため、黒ライン20Lの転送による輝度低下を抑制することができる。例えば、2画素の幅Wの黒ライン20Lを転送した場合には、輝度低下は0.1%程度であり、液晶パネル20の表示品質に対する影響は殆どない。また、液晶応答速度にあわせて黒ライン20Lの表示時間を調整することも可能である。
[0068]
[変形例]
(変形例1)
 第1の実施形態では、黒ライン20Lが転送される場合について説明したが、ラインの色は黒色に限定されるものではなく、白色でもよいし、任意の中間調であってもよい。また、黒ライン20Lと白色のラインとが交互に転送されるようにしてもよい。この場合、表示装置10の輝度低下をさらに抑制することができる。
[0069]
(変形例2)
 第1の実施形態では、表示装置10が、主走査線21に駆動パルスを出力する主垂直駆動回路31と、副走査線22に駆動パルスを出力する副垂直駆動回路32とを備える場合について説明したが、表示装置10の構成はこれに限定されるものではない。表示装置10が、主垂直駆動回路31および副垂直駆動回路32に代えて、主走査線21、副走査線22それぞれに駆動パルスを出力する1つの垂直駆動回路を備えるようにしてもよい。
[0070]
 例えば、表示装置10が上述の“1画素の幅を有するラインを垂直方向に転送する例”で説明したように動作する場合には、電圧Sgate(n)=Mgate(n-1)の関係にあるため、主垂直駆動回路31および副垂直駆動回路32を1つの垂直駆動回路に置き換えることが可能である。したがって、主垂直駆動回路31および副垂直駆動回路32の共通化により垂直駆動回路のレイアウト面積を削減し、かつ、入力信号端子を削減することができる。よって、表示装置10の狭額縁化が可能である。
[0071]
 また、表示装置10が上述の“2画素の幅を有するライン垂直方向に転送する第1の例”で説明したように動作する場合には、電圧Sgate(n)=Mgate(n-2)の関係にあるため、同様に1つの垂直駆動回路に置き換えることが可能である。したがって、表示装置10の狭額縁化が可能である。
[0072]
(変形例3)
 第1の実施形態では、幅Wが一定である黒ライン20Lが、転送される場合について説明したが、幅Wが変化する黒ライン20Lが、転送されるようにしてもよい。
[0073]
 図23は、幅Wが変化する黒ライン20Lを転送する液晶パネル20Aの構成の一例を示す。液晶パネル20Aでは、垂直方向に隣り合う副走査線22が上から順にペアを構成し、このペアを構成する副走査線22同士が一端において接続されている。ペアを構成する副走査線22には、副垂直駆動回路32から同一の駆動パルスが出力される。したがって、液晶パネル20Aにおいて副垂直駆動回路32に接続される副走査線22の本数は、第1の実施形態の液晶パネル20において副垂直駆動回路32に接続される副走査線22の本数の半分になっている。よって、液晶パネル20Aでは、液晶パネル20に比べて引き回し配線の構成を簡略化することができる。
[0074]
 図24は、幅Wが変化する黒ライン20Lを転送する液晶パネル20Aの動作を説明するためのタイミングチャートである。
[0075]
 副垂直駆動回路32は、上からn番目の副走査線22とn+1番目の副走査線22の電圧Sgate(n)を1水平期間、Highレベルにする。これにより、画素(n,1)、(n,2)、(n,3)、・・・、画素(n+1,1)、(n+1,2)、(n+1,3)、・・・の副トランジスタ28がオンになり、画素(n,1)、(n,2)、(n,3)、・・・、画素(n+1,1)、(n+1,2)、(n+1,3)、・・・に保持容量線24の保持容量電圧Vcsが印加される。これにより、画素(n,1)、(n,2)、(n,3)、・・・、画素(n+1,1)、(n+1,2)、(n+1,3)、・・・は黒表示となる。
[0076]
 主垂直駆動回路31は、上からn番目の副走査線22とn+1番目の副走査線22の電圧Sgate(n)がLowレベルになるタイミングで、上からn番目の主走査線21の電圧Mgate(n)を1水平期間、Highレベルにする。これにより、画素(n,1)、(n,2)、(n,3)、・・・の主トランジスタ27が1水平期間、オンになり、画素(n,1)、(n,2)、(n,3)、・・・にそれぞれ各信号線23の電圧Sig(1)、Sig(2)、Sig(3)、・・・が印加され、画素(n,1)、(n,2)、(n,3)、・・・は所定の階調表示となる。したがって、画素(n,1)、(n,2)、(n,3)、・・・が黒表示となる期間は、1水平期間である。
[0077]
 主垂直駆動回路31は、上からn番目の副走査線22とn+1番目の副走査線22の電圧Sgate(n)がLowレベルになってから1水平期間経過後に、上からn+1番目の主走査線21の電圧Mgate(n+1)を1水平期間、Highレベルにする。これにより、画素(n+1,1)、(n+1,2)、(n+1,3)、・・・の主トランジスタ27が1水平期間、オンになり、画素(n+1,1)、(n+1,2)、(n+1,3)、・・・にそれぞれ各電圧Sig(1)、Sig(2)、Sig(3)、・・・が印加され、画素(n+1,1)、(n+1,2)、(n+1,3)、・・・は所定の階調表示となる。したがって、画素(n+1,1)、(n+1,2)、(n+1,3)、・・・が黒表示となる期間は、2水平期間である。
[0078]
 副垂直駆動回路32は、上からn番目の副走査線22とn+1番目の副走査線22の電圧Sgate(n)をLowレベルにしてから1水平期間経過後に、上からn+2番目とn+3番目の副走査線22の電圧Sgate(n+2)を1水平期間、Highレベルにする。
[0079]
 主垂直駆動回路31は、上からn+2番目の副走査線22とn+3番目の副走査線22の電圧Sgate(n+2)がLowレベルになるタイミングで、上からn+2番目の主走査線21の電圧Mgate(n)を1水平期間、Highレベルにする。また、主垂直駆動回路31は、上からn+2番目の副走査線22とn+3番目の副走査線22の電圧Sgate(n)がLowレベルになってから1水平期間経過後に、上からn+3番目の主走査線21の電圧Mgate(n+3)を1水平期間、Highレベルにする。
[0080]
 主垂直駆動回路31が、最も上から最も下までの主走査線21を上述のように駆動させると共に、副垂直駆動回路32が、最も上から最も下までの副走査線22を上述のように駆動させることで、幅Wが変化する黒ライン20Lが垂直方向に連続的に(すなわち1水平期間に1画素の速度で)転送される。
[0081]
(変形例4)
 第1の実施形態では、コントローラ11が、黒ライン20Lが周期的に転送されるように液晶パネルの駆動を制御する場合について説明したが、黒ラスタの挿入方法はこれに限定されるものではない。例えば、コントローラが、図25に示すように、1フィールド分の全面黒表示の画像が周期的に表示されるように液晶パネルの駆動を制御するようにしてもよい。この場合、3以上のフィールドに1つの割合で全面黒表示の画面表示されるようにすることが好ましい。これにより、2フィールドに1つの割合で全面黒表示の画面が表示される場合に比べて、輝度の低下を抑制することができる。
[0082]
 コントローラが、図26に示すように、1フィールド分の全面白表示の画像が周期的に表示されるように液晶パネルの駆動を制御するようにしてもよい。この場合、3以上のフィールドに1つの割合で全面白表示の画面が表示されることが好ましい。これにより、2フィールドの1つの割合で全面白表示の画面が表示される場合に比べて、コントラストの低下を抑制することができる。
[0083]
 コントローラが、図27に示すように、1フィールド分の全面黒表示の画像と1フィールド分の全面白表示の画像が交互に周期的に表示されるように液晶パネルの駆動を制御するようにしてもよい。これにより、全面黒表示の画面のみが周期的に表示される場合に比べて、輝度の低下を抑制することができる。また、全面白表示の画面のみが周期的に表示される場合に比べて、コントラストの低下を抑制することができる。この場合、3以上のフィールドに1つの割合で全面黒表示の画像または全面白表示の画面が表示されることが好ましい。これにより、2以上のフィールドに1つの割合で全面黒表示の画像または全面白表示の画面が表示される場合に比べて、輝度およびコントラストの低下を抑制することができる。
[0084]
 コントローラが、図28に示すように、1フィールド分の全面同一の中間調の画像が周期的に表示されるように液晶パネルの駆動を制御するようにしてもよい。この場合、3以上のフィールドに1つの割合で全面同一の中間調の画面が表示されることが好ましい。これにより、2フィールドの1つの割合で全面同一の中間調の画面が表示される場合に比べて、輝度およびコントラストの低下を抑制することができる。
[0085]
 図25に示すように、1フィールド分の全面黒表示の画像が挿入される場合、1フィールド分の全面黒表示の画像は、図29Aに示すように、正のフィールドおよび負のフィールドに交互に周期的に挿入されることが好ましい。このように全面黒表示の画像が挿入することで、正のフィールドおよび負のフィールドとの数が同一となるので、液晶パネルの焼け付きを抑制することができる。なお、全面白表示の画像または全面同一の中間調の画面が表示される場合にも、上記の全面黒表示の画像の場合と同様の画像挿入の動作が行われるようにしてもよい。
[0086]
 図29Bに示すように、4以上のフィールドにより1つのブロックが構成されているとした場合、各ブロックの先頭から2つのフィールド(すなわち正のフィールドと負のフィールドの組)に全面黒表示の画面が挿入されるように、コントローラが液晶パネルの駆動を制御することが好ましい。このように全面黒表示の画像が挿入することで、正のフィールドおよび負のフィールドとの数が同一となるので、液晶パネルの焼け付きを抑制することができる。なお、全面白表示の画像または全面同一の中間調の画面が表示される場合にも、上記の全面黒表示の画像の場合と同様の画像挿入の動作が行われるようにしてもよい。
[0087]
<2 第2の実施形態>
 第1の実施形態に係る表示装置10において、図14、図16に示すように、液晶分子26Dの方位角Φが0°<Φ<90°の範囲である場合について考える。この場合、1水平期間に1画素の速度で黒ライン20Lが第2の垂直方向VD2または第2の水平方向HD2に転送された場合には、黒ライン20Lの転送に起因する動画残像・尾引きの発生は抑制される(図17B、図18B参照)。これに対して、1水平期間に1画素の速度で黒ライン20Lが第1の垂直方向VD1または第1の水平方向HD1に転送された場合には、黒ライン20Lのライン転送に起因する動画残像・尾引きが発生する(図17A、図18A参照)。このため、液晶分子26Dの方位角Φが0°<Φ<90°の範囲である場合には、黒ライン20Lの転送方向が第2の垂直方向VD2または第2の水平方向HD2に予め設定されていることが好ましい。
[0088]
 しかしながら、プロジェクタ等に用いられる表示装置は、画像を上下左右反転機能して表示する機能を有しているため、黒ライン20Lの転送方向として双方向(例えば第1の垂直方向VD1および第2の垂直方向VD2)がある。このため、黒ライン20Lの転送方向によっては、動画残像・尾引きが発生してしまう。
[0089]
 そこで、本発明者らは、上述のような動画残像・尾引きの発生を抑制できる黒ライン20Lの転送方向の転送方法について鋭意検討を行った。その結果、2画素以上の幅を有する黒ライン20Lを1回の移動距離が2画素以上となるように転送することで(例えば、1水平期間に2画素以上の速度で、2画素以上の幅を有する黒ライン20Lを転送することで)、黒ライン20Lの転送方向に依らずに、動画残像・尾引きの発生を抑制することができることを見出すに至った。第2の実施形態では、このような転送方法を採用した表示装置について説明する。
[0090]
[表示装置の構成]
 まず、図30を参照して、本開示の第2の実施形態に係る表示装置110の構成の一例について説明する。表示装置110は、コントローラ111と、液晶パネル120と、駆動部130とを備える。なお、第2の実施形態において、第1の実施形態と同様の箇所には同一の符号を付して説明を省略する。
[0091]
(液晶パネル)
 図31は、液晶パネル120の等価回路の一例を示す図である。液晶パネル120は、行方向に延在された複数の主走査線(第1の走査線)121と、行方向に延在された複数の副走査線(第2の走査線)122と、行方向に延在された複数の保持容量線24と、列方向に延在された複数の信号線(第1の信号線)123と、列方向に延在された複数の信号線(第2の信号線)124と、上から奇数番目(n番目、但し、nは1以上の奇数である。)の主走査線121と信号線123とが互いに交差する箇所ごとに1つずつ設けられた複数の画素25と、上から偶数番目(n+1番目)の主走査線121と信号線124とが互いに交差する箇所ごとに1つずつ設けられた複数の画素25とを有している。複数の信号線124はそれぞれ、複数の信号線123に隣接して設けられている。
[0092]
 垂直方向に隣り合う主走査線121が上から順にペアを構成し、このペアを構成する主走査線121同士が一端において接続されている。ペアを構成する主走査線121には、主垂直駆動回路131から同一の駆動パルスが出力される。したがって、液晶パネル120において主垂直駆動回路31に接続される主走査線121の本数は、第1の実施形態の液晶パネル20において主垂直駆動回路131に接続される主走査線21の本数の半分になっている。よって、液晶パネル120では、液晶パネル20に比べて主走査線121の引き回し配線の構成を簡略化することができる。
[0093]
 垂直方向に隣り合う副走査線122が上から順にペアを構成し、このペアを構成する副走査線122同士が一端において接続されている。ペアを構成する副走査線122には、副垂直駆動回路132から同一の駆動パルスが出力される。したがって、液晶パネル120において副垂直駆動回路132に接続される副走査線122の本数は、第1の実施形態の液晶パネル20において副垂直駆動回路32に接続される副走査線22の本数の半分になっている。よって、液晶パネル20Aでは、液晶パネル20に比べて副走査線122の引き回し配線の構成を簡略化することができる。
[0094]
 画素pix(n、m)では、主トランジスタ27のソース電極(またはドレイン電極)は信号線23に接続されている。一方、画素pix(n、m)と垂直方向に隣り合う画素pix(n+1、m)では、主トランジスタ27のソース電極(またはドレイン電極)は信号線124に接続されている。
[0095]
(駆動部)
 駆動部130は、複数の主走査線121に接続された主垂直駆動回路(第1の垂直駆動回路)131と、複数の副走査線122に接続された副走査線駆動回路(第2の垂直駆動回路)132と、複数の信号線123に接続された水平駆動回路(第1の水平駆動回路)133と、複数の信号線124に接続された水平駆動回路(第2の水平駆動回路)134とを有している。
[0096]
 主垂直駆動回路131および副垂直駆動回路132は、駆動パルスを出力する主走査線21の数が異なる以外の点においては、第1の実施形態における主垂直駆動回路31および副垂直駆動回路32と同様である。
[0097]
 水平駆動回路133は、コントローラ111から供給される制御信号に基づいて作動し、信号電圧SigA(m)を各信号線123を介して上から奇数番目の画素pix(n、1)、pix(n、2)、・・・にパラレル出力する。水平駆動回路133は、コントローラ11から供給される制御信号に基づいて作動し、信号電圧SigB(m)を各信号線124を介して上から偶数番目の画素pix(n+1、1)、pix(n+1、2)、・・・にパラレル出力する。信号電圧SigA(m)および信号電圧SigA(m)は、外部から入力された映像信号の階調に応じた波高値もしくはパルス幅を有している。
[0098]
(コントローラ)
 コントローラ111は、2画素以上10画素以下の幅Wを有する黒ライン20Lが表示画面内において垂直方向または水平方向に周期的に転送されるように、液晶パネル20の駆動を制御する。黒ライン20Lの1回の移動距離は、図32に示すように、2画素以上、黒ライン20Lの幅以下(具体的には、黒ライン20Lの幅方向における黒ライン20Lの画素数以下)であり、ラインの移動は、規定期間毎に行われる。すなわち、黒ライン20Lの転送速度は、垂直方向または水平方向に規定期間に2画素以上、黒ライン20Lの幅以下であり、黒ライン20Lは、垂直方向または水平方向に不連続的に転送される。ここで、規定期間は、例えば1フィールドまたはn水平期間(nは、1以上の整数である。)である。
[0099]
 上述のように、黒ライン20Lの1回の移動距離は、2画素以上、黒ライン20Lの幅以下であるため、移動前後の黒ライン20Lの間に隙間が形成されることがなく、黒ライン20Lは画面内に隙間無く転送される。但し、黒ライン20Lが規定期間に2画素以上の速度で転送されていれば、移動前後の黒ライン20Lの一部が重なっていてもよい。
[0100]
[表示装置の動作]
(第1の例)
 次に、図33を参照して、2画素の幅Wを有する黒ライン20Lを1回の移動距離が2画素となるように垂直方向に転送するときの表示装置110の動作の第1の例について説明する。
[0101]
 副垂直駆動回路132は、上からn番目の副走査線122とn+1番目の副走査線122の電圧Sgate(n)を1水平期間、Highレベルにする。これにより、画素(n,1)、(n,2)、・・・、および画素(n+1,1)、(n+1,2)、・・・の副トランジスタ28がオンになり、画素(n,1)、(n,2)、・・・、および画素(n+1,1)、(n+1,2)、・・・に保持容量線24の保持容量電圧Vcsが印加される。したがって、画素(n,1)、(n,2)、・・・、および画素(n+1,1)、(n+1,2)、・・・は黒表示となる。
[0102]
 主垂直駆動回路131は、上からn番目の副走査線122とn+1番目の副走査線122の電圧Sgate(n)がLowレベルになるタイミングで、上からn番目の主走査線121とn+1番目の主走査線121の電圧Mgate(n)を2水平期間、Highレベルにする。これにより、画素(n,1)、(n,2)、・・・の主トランジスタ27が2水平期間、オンになり、画素(n,1)、(n,2)、・・・に各信号線123の電圧SigA(1)、SigA(2)、・・・が印加され、画素(n,1)、(n,2)、・・・は所定の階調表示となる。また、画素(n+1,1)、(n+1,2)、・・・の主トランジスタ27が2水平期間、オンになり、画素(n+1,1)、(n+1,2)、・・・に各信号線124の電圧SigB(1)、SigB(2)、・・・が印加され、画素(n+1,1)、(n+1,2)、・・・は所定の階調表示となる。したがって、画素(n,1)、(n,2)、・・・、および画素(n+1,1)、(n+1,2)、・・・が黒表示となる期間は、1水平期間である。
[0103]
 副垂直駆動回路132は、上からn番目の副走査線122とn+1番目の副走査線122の電圧Sgate(n)をLowレベルにしてから1水平期間経過後に、上からn+2番目の副走査線122とn+3番目の副走査線122の電圧Sgate(n+2)を1水平期間、Highレベルにする。
[0104]
 主垂直駆動回路131は、上からn+2番目の副走査線122とn+3番目の副走査線22の電圧Sgate(n+2)がLowレベルになるタイミングで、上からn+2番目の主走査線121とn+3番目の主走査線121の電圧Mgate(n+2)を2水平期間、Highレベルにする。
[0105]
 主垂直駆動回路131が、最も上から最も下までの主走査線121を上述のように駆動させると共に、副垂直駆動回路132が、最も上から最も下までの副走査線122を上述のように駆動させることで、2画素の幅Wを有する黒ライン20Lを1回の移動距離が2画素となるように垂直方向に転送される。
[0106]
 上述の表示装置110の動作では、黒ライン20Lの挿入期間が短くて済むので、輝度の低下を特に抑制することができる。
[0107]
(第2の例)
 次に、図34を参照して、2画素の幅Wを有する黒ライン20Lを1回の移動距離が2画素となるように垂直方向に転送するときの表示装置110の動作の第2の例について説明する。
[0108]
 主垂直駆動回路131は、上からn番目の副走査線122とn+1番目の副走査線122の電圧Sgate(n)がLowレベルになってから1水平期間経過後、上からn番目の主走査線121とn+1番目の主走査線121の電圧Mgate(n)を2水平期間、Highレベルにする。
[0109]
 上記以外の表示装置110の動作は、上述の“第1の例”と同様である。第2の例では、画素(n,1)、(n,2)、・・・、および画素(n+1,1)、(n+1,2)、・・・が黒表示となる期間は、2水平期間となる。
[0110]
(第3の例)
 次に、図35を参照して、2画素の幅Wを有する黒ライン20Lを1回の移動距離が2画素となるように垂直方向に転送するときの表示装置110の動作の第3の例について説明する。
[0111]
 副垂直駆動回路132は、上からn番目の副走査線122とn+1番目の副走査線122の電圧Sgate(n)を2水平期間、Highレベルにする。
[0112]
 上記以外の表示装置110の動作は、上述の“第1の例”と同様である。第3の例では、画素(n,1)、(n,2)、・・・、および画素(n+1,1)、(n+1,2)、・・・が黒表示となる期間は、2水平期間となる。
[0113]
 上述の表示装置110の動作では、電圧Sgate(n)=Mgate(n-2)の関係にあるため、主垂直駆動回路31および副垂直駆動回路32を1つの垂直駆動回路に置き換えることも可能である。このような構成を採用した場合には、表示装置110の構成を簡略化することができる。
[0114]
[効果]
 第2の実施形態に係る表示装置110では、コントローラ111が、黒ライン20Lの1回の移動距離が2画素以上、黒ライン20Lの幅以下とるように、2画素以上10画素以下の幅Wを有する黒ライン20Lを垂直方向または水平方向に転送する。これにより、1フィールドに1画素の移動速度で画面内を物体が移動した場合にも、横電界の影響が連続することを抑制することができる。したがって、黒ライン20Lの転送方向に依らずに、黒ライン20Lの転送方向に起因する動画残像・尾引きの発生を抑制することができる。
[0115]
[変形例]
 液晶パネルの構成は、上述の第2の実施形態にて説明したものに限定されず、それとは異なる構成を採用するようにしてもよい。以下では、第2の実施形態とは異なる構成を有する液晶パネルの例について説明する。
[0116]
(変形例1)
 まず、図36を参照して、変形例1の液晶パネル120Aの構成の一例について説明する。垂直方向に隣接する画素25は、上から順にペアを構成している。垂直方向にペアを構成する画素25は、液晶パネル120Aの水平方向に延びる直線に対して線対称の構造を有している。ペアを構成する画素25の主トランジスタ27は、同一の主走査線121に接続されている。このようにペアを構成する画素25同士は、同一の主走査線121を共用しているため、変形例1における主走査線121の本数は、第2の実施形態における主走査線121の本数の半分で済む。また、ペアを構成する画素25の副トランジスタ28は、同一の副走査線122に接続されている。このようにペアを構成する画素25同士は、同一の副走査線122を共用しているため、変形例1における副走査線122の本数は、第2の実施形態における副走査線122の本数の半分で済む。変形例1の液晶パネル120Aは、上記以外の点においては、第2の実施形態の液晶パネル120と同様である。
[0117]
 次に、図37を参照して、変形例1の液晶パネル120Aの動作の一例について説明する。副垂直駆動回路32は、上からn番目の副走査線22の電圧Sgate(n)を2水平期間、Highレベルにする。これにより、ペアを構成する画素(n,1)、(n,2)、・・・、および画素(n+1,1)、(n+1,2)、・・・の副トランジスタ28がオンになり、(n,1)、(n,2)、・・・、および画素(n+1,1)、(n+1,2)、・・・に保持容量線24の保持容量電圧Vcsが印加される。これにより、ペアを構成する画素(n,1)、(n,2)、・・・、および画素(n+1,1)、(n+1,2)、・・・は黒表示となる。
[0118]
 主垂直駆動回路31は、上からn番目の副走査線22の電圧Sgate(n)がLowレベルになるタイミングで、上からn番目の主走査線21の電圧Mgate(n)を2水平期間、Highレベルにする。これにより、画素(n,1)、(n,2)、・・・の主トランジスタ27が2水平期間、オンになり、画素(n,1)、(n,2)、・・・にそれぞれ各信号線123の電圧SigA(1)、SigA(2)、・・・が印加され、画素(n,1)、(n,2)、・・・は所定の階調表示となる。また、画素(n,1)、(n,2)、・・・とそれぞれペアを構成する画素(n+1,1)、(n+1,2)、・・・の主トランジスタ27が2水平期間、オンになり、画素(n+1,1)、(n+1,2)、・・・にそれぞれ各信号線124の電圧SigB(1)、SigB(2)、・・・が印加され、画素(n+1,1)、(n+1,2)、・・・は所定の階調表示となる。したがって、画素(n,1)、(n,2)、・・・、および画素(n+1,1)、(n+1,2)、・・・が黒表示となる期間は、2水平期間である。
[0119]
 副垂直駆動回路132は、上からn番目の副走査線122の電圧Sgate(n)をLowレベルにするタイミングで、上からn+1番目の副走査線122の電圧Sgate(n+1)を2水平期間、Highレベルにする。
[0120]
 主垂直駆動回路131は、上からn+1番目の副走査線122の電圧Sgate(n+1)がLowレベルになるタイミングで、上からn+1番目の主走査線121の電圧Mgate(n+1)を2水平期間、Highレベルにする。
[0121]
 主垂直駆動回路131が、最も上から最も下までの主走査線121を上述のように駆動させると共に、副垂直駆動回路132が、最も上から最も下までの副走査線122を上述のように駆動させることで、2画素の幅Wを有する黒ライン20Lを1回の移動距離が2画素となるように垂直方向に転送される。
[0122]
 上述の液晶パネル120Aの動作では、電圧Sgate(n)=Mgate(n-1)の関係にあるため、主垂直駆動回路131および副垂直駆動回路132を1つの垂直駆動回路に置き換えることも可能である。このような構成を採用した場合には、液晶パネル120Aの構成を簡略化することができる。
[0123]
(変形例2)
 図38を参照して、変形例2の液晶パネル120Bの等価回路の一例について説明する。水平方向に隣接する画素25は、左から順にペアを構成している。水平方向にペアを構成する画素25は、液晶パネル120Bの垂直方向に延びる直線に対して線対称の構造を有している。変形例2の液晶パネル120Aは、上記以外の点においては、第2の実施形態の液晶パネル120(図31参照)と同様である。
[0124]
 変形例2の液晶パネル120Aの動作は、第2の実施形態の液晶パネル120の動作(図33~図34参照)と同様であるので説明を省略する。
[0125]
(変形例3)
 図39を参照して、変形例3の液晶パネル120Cの等価回路の一例について説明する。垂直方向に隣接する画素25は、上から順にペアを構成している。垂直方向にペアを構成する画素25は、液晶パネル120Aの水平方向に延びる直線に対して線対称の構造を有している。また、水平方向に隣接する画素25は、左から順にペアを構成している。水平方向にペアを構成する画素25は、液晶パネル120Bの垂直方向に延びる直線に対して線対称の構造を有している。変形例3の液晶パネル120Cは、上記以外の点においては、第2の実施形態の液晶パネル120(図31参照)と同様である。
[0126]
 変形例3の液晶パネル120Cの動作は、変形例1の液晶パネル120の動作(図37参照)と同様であるので説明を省略する。
[0127]
(変形例4)
 第1の実施形態では、黒ライン20Lの幅Wが1画素以上10画素以下である場合について説明したが、黒ライン20Lの幅Wが10画素を超えるようにしてもよい。例えば、黒ライン20Lが垂直方向に転送される場合には、黒ライン20Lの幅Wが、1画素以上、液晶パネル20の垂直方向が画素数未満、または1画素以上、液晶パネル20の垂直方向の画素数の半分以下とするようにしてもよい。また、黒ライン20Lが水平方向に転送される場合には、黒ライン20Lの幅Wが、1画素以上、液晶パネル20の水平方向が画素数未満、または1画素以上、液晶パネル20の水平方向の画素数の半分以下とするようにしてもよい。但し、輝度低下抑制の観点からすると、第1の実施形態におけるように、黒ライン20Lの幅Wは、10画素以下であることが好ましい。
[0128]
<3 第3の実施形態>
[表示装置の構成]
 まず、図40を参照して、本開示の第3の実施形態に係る表示装置210の構成の一例について説明する。表示装置210は、コントローラ211と、液晶パネル220と、駆動部230とを備える。なお、第3の実施形態において、第1または第2の実施形態と同様の箇所には同一の符号を付して説明を省略する。
[0129]
(液晶パネル)
 図41は、液晶パネル220の等価回路の一例を示す図である。液晶パネル220は、複数の副走査線(第2の走査線)122を有していないこと、および画素25に代えて画素225を有すること以外は、第2の実施形態における液晶パネル120(図31参照)と同様である。画素225は、副トランジスタ28を有していないこと以外は、第2の実施形態における画素25(図31参照)と同様である。
[0130]
(駆動部)
 駆動部230は、複数の主走査線121に接続された主垂直駆動回路(第1の垂直駆動回路)131と、複数の信号線123に接続された水平駆動回路(第1の水平駆動回路)133と、複数の信号線124に接続された水平駆動回路(第2の水平駆動回路)134とを有している。
[0131]
(コントローラ)
 コントローラ111は、黒ライン20Lが表示画面内において垂直方向または水平方向に周期的に転送されるように、駆動部230を介して液晶パネル220を制御する。
[0132]
[表示装置の動作]
(第1の例)
 次に、図42を参照して、2画素の幅Wを有する黒ライン20Lを1回の移動距離が2画素となるように垂直方向に転送するときの表示装置210の動作の第1の例について説明する。
[0133]
 主垂直駆動回路131は、上からn番目の主走査線121とn+1番目の主走査線121の電圧Mgate(n)を1水平期間、Highレベルにする。これにより、画素(n,1)、(n,2)、・・・の主トランジスタ27がオンになり、画素(n,1)、(n,2)、・・・にそれぞれ各信号線123の電圧(黒表示の電圧)SigA(1)、SigA(2)、・・・が印加される。また、画素(n+1,1)、(n+1,2)、・・・の主トランジスタ27がオンになり、画素(n+1,1)、(n+1,2)、・・・にそれぞれ各信号線124の電圧(黒表示の電圧)SigB(1)、SigB(2)、・・・が印加される。これにより、画素(n,1)、(n,2)、・・・、および画素(n+1,1)、(n+1,2)、・・・は黒表示となる。
[0134]
 主垂直駆動回路131は、上からn番目の主走査線121とn+1番目の主走査線121の電圧Mgate(n)がLowレベルになってから1水平期間経過後に、上からn番目の主走査線121の電圧Mgate(n)を1水平期間、Highレベルにする。これにより、画素(n,1)、(n,2)、・・・の主トランジスタ27がオンになり、画素(n,1)、(n,2)、・・・にそれぞれ各信号線123の電圧(所定の階調表示の電圧)SigA(1)、SigA(2)、・・・が印加される。また、画素(n+1,1)、(n+1,2)、・・・の主トランジスタ27がオンになり、画素(n+1,1)、(n+1,2)、・・・にそれぞれ各信号線124の電圧(所定の階調表示の電圧)SigB(1)、SigB(2)、・・・が印加される。これにより、画素(n,1)、(n,2)、・・・、および画素(n+1,1)、(n+1,2)、・・・は所定の階調表示となる。したがって、画素(n,1)、(n,2)、・・・、および画素(n+1,1)、(n+1,2)、・・・が黒表示となる期間は、2水平期間である。
[0135]
 主垂直駆動回路131は、上からn番目の主走査線121とn+1番目の主走査線121の電圧Mgate(n)がLowレベルになってから1水平期間経過後に、上からn+2番目の主走査線121とn+3番目の主走査線121の電圧Mgate(n+2)を1水平期間、Highレベルにする。これにより、画素(n+2,1)、(n+2,2)、・・・の主トランジスタ27がオンになり、画素(n+2,1)、(n+2,2)、・・・にそれぞれ各信号線123の電圧(黒表示の電圧)SigA(1)、SigA(2)、・・・が印加される。また、画素(n+3,1)、(n+3,2)、・・・の主トランジスタ27がオンになり、画素(n+3,1)、(n+3,2)、・・・にそれぞれ各信号線124の電圧(黒表示の電圧)SigB(1)、SigB(2)、・・・が印加される。これにより、画素(n+2,1)、(n+2,2)、・・・、および画素(n+3,1)、(n+3,2)、・・・は黒表示となる。
[0136]
 主垂直駆動回路131は、上からn+2番目の主走査線121とn+3番目の主走査線121の電圧Mgate(n+1)がLowレベルになってから1水平期間経過後に、上からn+2番目の主走査線121とn+3番目の主走査線121の電圧Mgate(n+2)を1水平期間、Highレベルにする。これにより、画素(n+2,1)、(n+2,2)、・・・の主トランジスタ27がオンになり、画素(n+2,1)、(n+2,2)、・・・にそれぞれ各信号線123の電圧(所定の階調表示の電圧)SigA(1)、SigA(2)、・・・が印加される。また、画素(n+3,1)、(n+3,2)、・・・の主トランジスタ27がオンになり、画素(n+3,1)、(n+3,2)、・・・にそれぞれ各信号線123の電圧(所定の階調表示の電圧)SigB(1)、SigB(2)、・・・が印加される。これにより、画素(n+2,1)、(n+2,2)、・・・、および画素(n+3,1)、(n+3,2)、・・・は所定の階調表示となる。
[0137]
 主垂直駆動回路131が、最も上から最も下までの主走査線121を上述のように駆動させることで、2画素の幅Wを有する黒ライン20Lを1回の移動距離が2画素となるように垂直方向に転送させることができる。
(第2の例)
 次に、図43を参照して、2画素の幅Wを有する黒ライン20Lを1回の移動距離が2画素となるように垂直方向に転送するときの表示装置210の動作の第1の例について説明する。
[0138]
 主垂直駆動回路131は、上からn番目の主走査線121とn+1番目の主走査線121の電圧Mgate(n)がLowレベルになってから4水平期間経過後に、上からn番目の主走査線121とn+1番目の主走査線121の電圧Mgate(n)を1水平期間、Highレベルにする。これにより、画素(n,1)、(n,2)、・・・、および画素(n+1,1)は所定の階調表示となる。したがって、画素(n,1)および画素(n+1,1)、(n+1,2)、・・・が黒表示となる期間は、5水平期間である。上記以外の表示装置110の動作は、上述の“第1の例”と同様である。
[0139]
(第3の例)
 次に、図44を参照して、2画素の幅Wを有する黒ライン20Lを1回の移動距離が2画素となるように垂直方向に転送するときの表示装置210の動作の第3の例について説明する。
[0140]
 主垂直駆動回路131は、上からn番目の主走査線121とn+1番目の主走査線121の電圧Mgate(n)を2水平期間、Highレベルにする。水平駆動回路133は、上からn番目の主走査線121の電圧Mgate(n)がハイレベルになるタイミングで、各信号線123の電圧SigA(1)、SigA(2)・・・を黒表示の電圧にする。また、水平駆動回路134は、上からn+1番目の主走査線121の電圧Mgate(n)がハイレベルになるタイミングで、各信号線124の電圧SigB(1)、SigB(2)・・・を黒表示の電圧にする。これにより、画素(n,1)、(n,2)、・・・、および画素(n+1,1)、(n+1,2)、・・・が黒表示となる。
[0141]
 水平駆動回路133は、上からn番目の主走査線121とn+1番目の電圧Mgate(n)がハイレベルになってから1水平期間経過後、各信号線123の電圧SigA(1)、SigA(2)、・・・を所定の階調表示の電圧にする。また、水平駆動回路134は、上からn番目の主走査線121とn+1番目の電圧Mgate(n)がハイレベルになってから1水平期間経過後、各信号線124の電圧SigB(1)、SigB(2)、・・・を所定の階調表示の電圧にする。これにより、画素(n,1)、(n,2)、・・・、および画素(n+1,1)、(n+1,2)、・・・が、所定の階調表示となる。
[0142]
 主垂直駆動回路131は、上からn番目の主走査線121とn+1番目の主走査線121の電圧Mgate(n)がLowレベルになるタイミングで、上からn+2番目の主走査線121とn+3番目の電圧Mgate(n+2)を2水平期間、Highレベルにする。
[0143]
 主垂直駆動回路131が、最も上から最も下までの主走査線121を上述のように駆動させると共に、水平駆動回路133および水平駆動回路134が最も左から最も右までの信号線123および信号線124を上述のように駆動させることで、2画素の幅Wを有する黒ライン20Lを1回の移動距離が2画素となるように垂直方向に転送される。
[0144]
[効果]
 第3の実施形態に係る表示装置210では、コントローラ211が、黒ライン20Lの1回の移動距離が2画素以上、黒ライン20Lの幅以下とるように、黒ライン20Lを垂直方向または水平方向に転送する。したがって、第2の実施形態に係る表示装置110と同様の効果を得ることができる。
[0145]
[変形例]
 まず、図45を参照して、変形例の液晶パネル220Aの等価回路の一例について説明する。垂直方向に隣接する画素225は、上から順にペアを構成している。垂直方向にペアを構成する画素225は、液晶パネル220Aの水平方向に延びる直線に対して線対称の構造を有している。ペアを構成する画素225の主トランジスタ27は、同一の主走査線121に接続されている。このようにペアを構成する画素225同士は、同一の主走査線121を共用しているため、変形例における主走査線121の本数は、第3の実施形態における主走査線121の本数の半分で済む。変形例の液晶パネル220Aは、上記以外の点においては、第3の実施形態の液晶パネル220と同様である。
[0146]
 次に、図46を参照して、変形例の液晶パネル220Aの動作の一例について説明する。主垂直駆動回路131は、上からn番目の主走査線121とn+1番目の電圧Mgate(n)を1水平期間、Highレベルにする。水平駆動回路133は、上からn番目の主走査線121とn+1番目の電圧Mgate(n)がハイレベルとなるタイミングで、各信号線123の電圧SigA(1)、SigA(2)、・・・を黒表示の電圧にする。また、水平駆動回路134は、各信号線124の電圧SigB(1)、SigB(2)、・・・を黒表示の電圧にする。これにより、画素(n,1)、(n,2)、・・・、および画素(n+1,1)、(n+1,2)、・・・が、黒表示となる。
[0147]
 主垂直駆動回路131は、上からn番目の主走査線121とn+1番目の主走査線121の電圧Mgate(n)がLowレベルになってから2水平期間経過後、上からn番目の主走査線121とn+1番目の電圧Mgate(n)を1水平期間、Highレベルにする。水平駆動回路133は、上からn番目の主走査線121とn+1番目の主走査線121の電圧Mgate(n)がハイレベルとなるタイミングで、各信号線123の電圧SigA(1)、SigA(2)、・・・を所定の階調表示の電圧にする。また、水平駆動回路134は、各信号線124の電圧SigB(1)、SigB(2)、・・・を所定の階調表示の電圧にする。これにより、画素(n,1)、(n,2)、・・・、および画素(n+1,1)、(n+1,2)、・・・が、所定の階調表示となる。
[0148]
 主垂直駆動回路131は、画素(n,1)および画素(n+,1)に通常の映像信号に基づく電圧が印加されるタイミングで、上からn+2番目の主走査線121とn+3番目の電圧Mgate(n)を1水平期間、Highレベルにする。
[0149]
 主垂直駆動回路131が、上からn番目の主走査線121とn+1番目の主走査線121の電圧Mgate(n)がLowレベルになってから1水平期間経過後、上からn+2番目の主走査線121とn+3番目の電圧Mgate(n+1)を1水平期間、Highレベルにする。
[0150]
 最も上から最も下までの主走査線121を上述のように駆動させると共に、水平駆動回路133および水平駆動回路134が最も左から最も右までの信号線123および信号線124を上述のように駆動させることで、2画素以上の幅Wを有する黒ライン20Lを1回の移動距離が2画素となるように垂直方向に転送される。
[0151]
<4 第4の実施形態>
[表示装置の構成]
 まず、図47を参照して、本開示の第4の実施形態に係る表示装置310の構成の一例について説明する。表示装置310は、コントローラ311と、液晶パネル320と、駆動部330とを備える。なお、第4の実施形態において、第1の実施形態と同様の箇所には同一の符号を付して説明を省略する。
[0152]
(液晶パネル)
 図48は、液晶パネル320の等価回路の一例を示す図である。液晶パネル320は、複数の副走査線(第2の走査線)22を有していないこと、および画素25に代えて画素325を有すること以外は、第1の実施形態における液晶パネル20と同様である。画素325は、副トランジスタ28を有していないこと以外は、第1の実施形態における画素25と同様である。
[0153]
(駆動部)
 駆動部230は、複数の主走査線21に接続された主垂直駆動回路(第1の垂直駆動回路)31と、複数の信号線23に接続された水平駆動回路(第1の水平駆動回路)33とを有している。
[0154]
(コントローラ)
 コントローラ311は、黒ライン20Lが表示画面内において垂直方向または水平方向に周期的に転送されるように、駆動部330を介して液晶パネル320を制御する。
[0155]
[表示装置の動作]
(第1の例)
 次に、図49を参照して、黒ライン20Lを垂直方向に転送するときの表示装置310の動作の第1の例について説明する。
[0156]
 主垂直駆動回路31は、上からn番目の主走査線21を規定期間(例えば1水平期間より短い期間)、Highレベルにする。水平駆動回路33は、上からn番目の主走査線21の電圧Mgate(n)がハイレベルとなるタイミングで、各信号線23の電圧Sig(1)、Sig(2)、・・・を黒表示の電圧にする。これにより、画素pix(n,1)、pix(n+1,1)、・・・に黒表示の電圧が印加され、画素pix(n,1)、pix(n+1,1)、・・・は黒表示となる。
[0157]
 主垂直駆動回路31は、上からn番目の主走査線121の電圧Mgate(n)がLowレベルになってから規定期間(例えば1水平期間より長い期間)経過後、上からn番目の主走査線21を規定期間(例えば1水平期間より短い期間)、Highレベルにする。水平駆動回路33は、上からn番目の主走査線21の電圧Mgate(n)がハイレベルとなるタイミングで、各信号線123の電圧Sig(1)、Sig(2)、・・・を所定の階調表示の電圧にする。これにより、画素pix(n,1)、pix(n,2)、・・・に所定の階調表示の電圧が印加され、画素pix(n,1)、pix(n,2)、・・・は所定の階調表示となる。
[0158]
 主垂直駆動回路31が、最も上から最も下までの主走査線21を上述のように駆動させると共に、水平駆動回路33が最も左から最も右までの信号線23を上述のように駆動させることで、黒ライン20Lを垂直方向に転送することができる。
[0159]
 なお、黒表示の期間は第1の例に限定されるものではなく、画素pix(n,1)、pix(n,2)、・・・に対する黒表示の電圧の印加から、所定の階調表示の電圧の印加までの時間を調整することで、図50に示すように、黒表示の期間をさらに長くし、例えば3水平期間程度にするようにしてもよい。
[0160]
(第2の例)
 次に、図51を参照して、黒ライン20Lを垂直方向に転送するときの表示装置310の動作の第2の例について説明する。
[0161]
 主垂直駆動回路31は、上からn番目の主走査線21を1水平期間、Highレベルにする。水平駆動回路33は、上からn番目の主走査線21の電圧Mgate(n)がハイレベルとなるタイミングで、各信号線23の電圧Sig(1)、Sig(2)、・・・を黒表示の電圧にする。これにより、画素pix(n,1)、pix(n,2)、・・・に黒表示の電圧が印加され、画素pix(n,1)、pix(n,2)、・・・は黒表示となる。
[0162]
 水平駆動回路33は、上からn番目の主走査線21の電圧Mgate(n)がハイレベルとなってから1水平期間経過する前に、すなわち上からn番目の主走査線21の電圧Mgate(n)がLowレベルになる前に、各信号線23の電圧Sig(1)、Sig(2)、・・・を所定の階調表示の電圧にする。これにより、画素pix(n,1)、pix(n,2)、・・・に所定の階調表示の電圧が印加され、画素pix(n,1)、pix(n,2)、・・・は所定の階調表示となる。
[0163]
 主垂直駆動回路31が、最も上から最も下までの主走査線21を上述のように駆動させると共に、水平駆動回路33が最も左から最も右までの信号線23を上述のように駆動させることで、黒ライン20Lを垂直方向に転送することができる。
[0164]
[効果]
 第4の実施形態に係る表示装置310では、コントローラ211が、黒ライン20Lを垂直方向または水平方向に転送するので、第1の実施形態に係る表示装置110と同様の効果を得ることができる。また、液晶パネル320の構成を、第1の実施形態における液晶パネル20に比べて簡略化することができる。
[0165]
[変形例]
 第4の実施形態では、表示装置310が、黒ライン20Lを転送し動画残像・尾引きの発生を抑制する方法について説明したが、黒ライン20Lの転送以外の方法により動画残像・尾引きの発生を抑制するようにしてもよい。
[0166]
 例えば、表示装置310が検出部(図示せず)をさらに備え、この検出部が、図52Aに示すように、移動する物体340が存在するエリアを映像中で検出するようにしてもよい。そして、コントローラ311が、検出部が検出したエリア(以下「検出エリア」という。)に黒表示341を局所的に挿入することにより、動画残像・尾引きの発生を抑制するようにしてもよい。検出部は、例えばIC(Integrated Circuit)等により構成されている。黒表示341は、例えば、1フィールドまたは2フィールド以上の規定期間挿入される。
[0167]
 黒表示341の形状としては、例えば矩形状が挙げられるが、移動する物体340が隠れる形状であることが好ましく、矩形状に特に限定されるものではない。例えば、黒表示341の形状は、図52Bに示すように、液晶パネル320の垂直方向に伸びる帯状であってもよいし、図52Cに示すように、液晶パネル320の垂直方向に伸びる帯状であってもよい。また、図52Dに示すように、黒色のストライプ等の規定のパターンや模様等が表示されるようにしてもよい。上述の例では、検出エリアに黒表示341を挿入する場合について説明したが、検出エリアに白表示または任意の中間調の表示を挿入するようにしてもよいし、検出エリアに黒表示341と白表示を交互に表示するようにしてもよい。   
[0168]
<5 第5の実施形態>
 次に、図53を参照して、本開示の第5の実施形態に係る電子機器410について説明する。電子機器410は、例えば、板状の筐体の主面に表示面411を備えた携帯端末である。電子機器410は、例えば、表示面411の位置に表示装置412を備えている。表示装置412は、上述の第1~第4の実施形態およびその変形例に係る表示装置10、110、210、310のいずれかである。第5の実施形態に係る電子機器410では、表示装置412として、上述の第1~第4の実施形態およびその変形例に係る表示装置10、110、210、310のいずれかが設けられているので、上記各実施形態と同様の効果が得られる。
[0169]
<6 第6の実施形態>
 次に、図54を参照して、本開示の第5の実施形態に係る電子機器510について説明する。電子機器510は、例えば、折りたたみ可能な2枚の板状の筐体のうちの一方の筐体の主面に表示面511を備えたノート型のパーソナルコンピュータである。電子機器510は、例えば、表示面511の位置に表示装置512を備えている。表示装置512は、上述の第1~第4の実施形態およびその変形例に係る表示装置10、110、210、310のいずれかである。第6の実施形態に係る電子機器510では、表示装置512として、上述の第1~第4の実施形態およびその変形例に係る表示装置10、110、210、310のいずれかが設けられているので、上記各実施形態と同様の効果が得られる。
[0170]
<7 第7の実施形態>
[プロジェクタの構成]
 次に、図55を参照して、本開示の第6の実施形態に係るプロジェクタ600について説明する。プロジェクタ600は、本開示の「投射型表示装置」の一具体例に対応する。プロジェクタ600は、例えば、光源装置601、画像生成システム602および投射光学系603を備えている。
[0171]
 画像生成システム602は、光源装置601から出射された光(例えば白色光)を映像信号に基づいて変調することにより複数色の画像光を生成し、生成した複数色の画像光を合成した上で、投射光学系603に出射するようになっている。画像生成システム602は、照明光学系610、画像生成部620および画像合成部630を有している。投射光学系603は、画像生成システム602から出射された画像光(合成された画像光)をスクリーン等に投射するようになっている。画像生成システム602は、本開示の「光変調部」の一具体例に対応する。投射光学系603は、本開示の「投射部」の一具体例に対応する。
[0172]
 照明光学系610は、光源装置601から出射された光(例えば白色光)を複数の色光に分解するものである。照明光学系610は、例えば、インテグレータ素子611、偏光変換素子612、集光レンズ613、ダイクロイックミラー614、615およびミラー616~618を有している。インテグレータ素子611は、例えば、フライアイレンズ611aおよびフライアイレンズ611bを有している。フライアイレンズ611aは、2次元配置された複数のマイクロレンズを有している。フライアイレンズ611bも、2次元配置された複数のマイクロレンズを有している。フライアイレンズ611aは、光源装置601から出射された光(例えば白色光)を複数の光束に分割し、フライアイレンズ611bにおける各マイクロレンズに結像させるようになっている。フライアイレンズ611bは、二次光源として機能し、輝度の揃った複数の平行光を、偏光変換素子612に入射させるようになっている。ダイクロイックミラー614、615は、所定の波長域の色光を選択的に反射し、それ以外の波長域の光を透過させるようになっている。ダイクロイックミラー614は、例えば、赤色光を選択的に反射するようになっている。ダイクロイックミラー615は、例えば、緑色光を選択的に反射するようになっている。
[0173]
 画像生成部620は、外部から入力された各色に対応する映像信号に基づいて、照明光学系610によって分解された各色光を変調し、各色の画像光を生成するものである。画像生成部620は、例えば、赤色光用のライトバルブ621、緑色光用のライトバルブ622、青色光用のライトバルブ623を有している。赤色光用のライトバルブ621は、外部から入力された赤色に対応する映像信号に基づいて、照明光学系610から入力された赤色光を変調し、赤色の画像光を生成するものである。緑色光用のライトバルブ622は、外部から入力された緑色に対応する映像信号に基づいて、照明光学系610から入力された緑色光を変調し、緑色の画像光を生成するものである。青色光用のライトバルブ623は、外部から入力された青色に対応する映像信号に基づいて、照明光学系610から入力された青色光を変調し、青色の画像光を生成するものである。赤色光用のライトバルブ621、緑色光用のライトバルブ622、および青色光用のライトバルブ623は、上述の第1~第4の実施形態およびその変形例に係る表示装置10、110、210、310のいずれかによって構成されている。なお、赤色光用のライトバルブ621、緑色光用のライトバルブ622、および青色光用のライトバルブ623の駆動が一つのコントローラ(制御回路)で制御されるようにしてもよい。
[0174]
 画像合成部630は、画像生成部620で生成された各色の画像光を合成し、カラー画像光を生成するものである。
[0175]
[効果]
 第7の実施形態に係るプロジェクタ600では、赤色光用のライトバルブ621、緑色光用のライトバルブ622、および青色光用のライトバルブ623として、上述の第1~第4の実施形態およびその変形例に係る表示装置10、110、210、310のいずれかが用いられている。これにより、上記各実施形態と同様の効果を有している。
[0176]
 以上、本開示の第1~第7の実施形態およびその変形例について具体的に説明したが、本開示は、上述の第1~第7の実施形態およびその変形例に限定されるものではなく、本開示の技術的思想に基づく各種の変形が可能である。
[0177]
 例えば、上述の第1~第7の実施形態およびその変形例において挙げた構成、方法、工程、形状、材料および数値等はあくまでも例に過ぎず、必要に応じてこれと異なる構成、方法、工程、形状、材料および数値等を用いてもよい。
[0178]
 また、上述の第1~第7の実施形態およびその変形例の構成、方法、工程、形状、材料および数値等は、本開示の主旨を逸脱しない限り、互いに組み合わせることが可能である。
[0179]
 また、上述の第1~第7の実施形態およびその変形例で段階的に記載された数値範囲において、ある段階の数値範囲の上限値または下限値は、他の段階の数値範囲の上限値または下限値に置き換えてもよい。
[0180]
 また、本開示は以下の構成を採用することもできる。
(1)
 1画素以上10画素以下の幅を有する同一階調のラインが画面内に転送されるように、液晶パネルの駆動を制御する制御回路。
(2)
 前記ラインの幅が、2画素以上10画素以下である(1)に記載の制御回路。
(3)
 前記ラインの1回の移動距離が、2画素以上、前記ラインの幅以下である(2)に記載の制御回路。
(4)
 前記ラインの移動が、1フィールドまたはn水平期間(但し、nは1以上の整数である。)毎に行われる(1)から(3)のいずれかに記載の制御回路。
(5)
 前記同一階調のラインが、黒色のラインである(1)から(4)のいずれかに記載の制御回路。
(6)
 前記ラインの転送が、周期的であり、
 前記ラインの転送方向が、前記液晶パネルの垂直方向または水平方向である(1)から(5)のいずれかに記載の制御回路。
(7)
 前記液晶パネルに含まれる液晶分子の方位角Φを前記液晶パネルの水平方向を基準として表し、前記方位角Φが0°、180°の方向をそれぞれ第1の水平方向、第2の水平方向、前記方位角Φが90°、270°の方向をそれぞれ第1の垂直方向、第2の垂直方向とした場合、
 前記方位角Φが0°<Φ<90°の範囲内である場合には、前記ラインの転送方向は前記第2の垂直方向または前記第2の水平方向であり、
 前記方位角Φが90°<Φ<180°の範囲内である場合には、前記ラインの転送方向は前記第2の垂直方向または前記第1の水平方向であり、
 前記方位角Φが180°<Φ<270°の範囲内である場合には、前記ラインの転送方向は前記第1の垂直方向または前記第1の水平方向であり、
 前記方位角Φが270°<Φ<360°の範囲内である場合には、前記ラインの転送方向は前記第1の垂直方向または前記第2の水平方向である(1)から(6)のいずれかに記載の制御回路。
(8)
 液晶パネルと、
 前記液晶パネルを駆動する駆動部と、
 (1)から(7)のいずれかに記載の制御回路と
 を備える表示装置。
(9)
 前記液晶パネルは、
 行方向に延在された複数の走査線と、
 列方向に延在された複数の信号線と、
 前記走査線と前記信号線とが互いに交差する箇所ごとに1つずつ設けられた複数の画素とを備え、
 前記画素は、
 液晶セルと、
 前記走査線から入力される信号に基づいて前記信号線の電圧を前記液晶セルに書き込むトランジスタと
 を備え、
 前記制御回路は、前記同一階調のラインが転送されるように、前記駆動部を介して、複数の前記走査線および複数の前記信号線に供給する信号を制御する(8)に記載の表示装置。
(10)
 前記液晶パネルは、
 行方向に延在された複数の第1の走査線と、
 前記行方向に延在された複数の第2の走査線と、
 前記行方向に延設された保持容量線と、
 列方向に延在された複数の信号線と、
 前記第1の走査線と前記信号線とが互いに交差する箇所ごとに1つずつ設けられた複数の画素とを備え、
 前記画素は、
 液晶セルと、
 前記第1の走査線から入力される信号に基づいて、前記信号線の電圧を前記液晶セルに書き込む第1のトランジスタと、
 前記第2の走査線から入力される信号に基づいて、前記保持容量線の電圧を前記液晶セルに書き込む第2のトランジスタと
 を備える(8)に記載の表示装置。
(11)
 前記液晶パネルは、
 行方向に延在された複数の第1の走査線と、
 列方向に延在された複数の第1の信号線と、
 前記列方向に延在された複数の第2の信号線と、
 前記列方向の奇数番目に位置する前記第1の走査線と前記第1の信号線とが互いに交差する箇所ごとに1つずつ設けられた複数の第1の画素と、
 前記列方向の偶数番目に位置する前記第1の走査線と前記第2の信号線とが互いに交差する箇所ごとに1つずつ設けられた複数の第2の画素と
 を備え、
 前記第1の画素は、
 第1の液晶セルと、
 前記第1の走査線から入力される信号に基づいて、前記第1の信号線の電圧を前記1の液晶セルに書き込む第1のトランジスタと
 を備え、
 前記第2の画素は、
 第2の液晶セルと、
 前記第1の走査線から入力される信号に基づいて、前記第2の信号線の電圧を前記第2の液晶セルに書き込む第3のトランジスタと
 を備える(8)に記載の表示装置。
(12)
 前記液晶パネルは、
 前記行方向に延在された複数の第2の走査線と、
 前記行方向に延設された複数の保持容量線と
 をさらに備え、
 前記第1の画素は、前記第2の走査線から入力される信号に基づいて、前記保持容量線の電圧を前記第1の液晶セルに書き込む第2のトランジスタをさらに備え、
 前記第2の画素は、前記第2の走査線から入力される信号に基づいて、前記保持容量線の電圧を前記第2の液晶セルに書き込む第4のトランジスタをさらに備える(11)に記載の表示装置。
(13)
 前記液晶パネルの垂直方向に隣り合う前記第1の画素と前記第2の画素はペアを構成し、
 前記ペアを構成する前記第1の画素と前記第2の画素は、前記液晶パネルの水平方向に伸びる直線に対して線対称の構造を有している(12)に記載の表示装置。
(14)
 前記ペアを構成する前記第1の画素と前記第2の画素は、前記第1の走査線を共用していると共に、前記第2の走査線を共用している(13)に記載の表示装置。
(15)
 前記液晶パネルの水平方向に隣り合う前記第1の画素はペアを構成し、
 前記液晶パネルの水平方向に隣り合う前記第2の画素はペアを構成し、
 前記ペアを構成する前記第1の画素は、前記液晶パネルの垂直方向に伸びる直線に対して線対称の構造を有し、
 前記ペアを構成する前記第2の画素は、前記液晶パネルの垂直方向に伸びる直線に対して線対称の構造を有している(11)から(14)のいずれかに記載の表示装置。
(16)
 表示装置を備え、
 前記表示装置は、
 液晶パネルと、
 前記液晶パネルを駆動する駆動部と、
 (1)から(7)のいずれかに記載の制御回路と
 を備え、
 前記制御回路は、1画素以上10画素以下の幅を有する同一階調のラインが転送されるように、前記液晶パネルの駆動を制御する電子機器。
(17)
 照明光学系と、
 前記照明光学系からの光を変調することで画像光を生成する複数の液晶パネルと、
 (1)から(7)のいずれかに記載の制御回路と、
 複数の前記液晶パネルで生成された前記画像光を投射する投影光学系と
 を備える投射型表示装置。
(18)
 1画素以上10画素以下の幅を有する同一階調のラインが転送されるように、液晶パネルの駆動を制御する制御方法。

符号の説明

[0181]
 10、110、210、310、412  液晶表示装置
 11、111、211、311  コントローラ(制御回路)
 20、120、220、320  液晶パネル
 30、130、230、330  駆動部
 31、131、  主垂直駆動回路(第1の垂直駆動回路)
 32、131  副垂直駆動回路(第2の垂直駆動回路)
 33  水平駆動回路
 133  水平駆動回路(第1の水平駆動回路)
 134  水平駆動回路(第2の水平駆動回路)
 21、121  主走査線
 22、122  副走査線
 23、123、124  信号線
 24  保持容量線
 25、225、325  画素
 26  液晶セル
 27  主トランジスタ
 28  副トランジスタ
 29  容量素子
 410、510  電子機器
 411、511  表示面
 600  プロジェクタ(投射型表示装置)

請求の範囲

[請求項1]
 1画素以上10画素以下の幅を有する同一階調のラインが画面内に転送されるように、液晶パネルの駆動を制御する制御回路。
[請求項2]
 前記ラインの幅が、2画素以上10画素以下である請求項1に記載の制御回路。
[請求項3]
 前記ラインの1回の移動距離が、2画素以上、前記ラインの幅以下である請求項2に記載の制御回路。
[請求項4]
 前記ラインの移動が、1フィールドまたはn水平期間(但し、nは1以上の整数である。)毎に行われる請求項1に記載の制御回路。
[請求項5]
 前記同一階調のラインが、黒色のラインである請求項1に記載の制御回路。
[請求項6]
 前記ラインの転送が、周期的であり、
 前記ラインの転送方向が、前記液晶パネルの垂直方向または水平方向である請求項1に記載の制御回路。
[請求項7]
 前記液晶パネルに含まれる液晶分子の方位角Φを前記液晶パネルの水平方向を基準として表し、前記方位角Φが0°、180°の方向をそれぞれ第1の水平方向、第2の水平方向、前記方位角Φが90°、270°の方向をそれぞれ第1の垂直方向、第2の垂直方向とした場合、
 前記方位角Φが0°<Φ<90°の範囲内である場合には、前記ラインの転送方向は前記第2の垂直方向または前記第2の水平方向であり、
 前記方位角Φが90°<Φ<180°の範囲内である場合には、前記ラインの転送方向は前記第2の垂直方向または前記第1の水平方向であり、
 前記方位角Φが180°<Φ<270°の範囲内である場合には、前記ラインの転送方向は前記第1の垂直方向または前記第1の水平方向であり、
 前記方位角Φが270°<Φ<360°の範囲内である場合には、前記ラインの転送方向は前記第1の垂直方向または前記第2の水平方向である請求項1に記載の制御回路。
[請求項8]
 液晶パネルと、
 前記液晶パネルを駆動する駆動部と、
 前記駆動部を介して前記液晶パネルの駆動を制御する制御回路と
 を備え、
 前記制御回路は、1画素以上10画素以下の幅を有する同一階調のラインが転送されるように、前記液晶パネルの駆動を制御する表示装置。
[請求項9]
 前記液晶パネルは、
 行方向に延在された複数の走査線と、
 列方向に延在された複数の信号線と、
 前記走査線と前記信号線とが互いに交差する箇所ごとに1つずつ設けられた複数の画素とを備え、
 前記画素は、
 液晶セルと、
 前記走査線から入力される信号に基づいて前記信号線の電圧を前記液晶セルに書き込むトランジスタと
 を備え、
 前記制御回路は、前記同一階調のラインが転送されるように、前記駆動部を介して、複数の前記走査線および複数の前記信号線に供給する信号を制御する請求項8に記載の表示装置。
[請求項10]
 前記液晶パネルは、
 行方向に延在された複数の第1の走査線と、
 前記行方向に延在された複数の第2の走査線と、
 前記行方向に延設された保持容量線と、
 列方向に延在された複数の信号線と、
 前記第1の走査線と前記信号線とが互いに交差する箇所ごとに1つずつ設けられた複数の画素とを備え、
 前記画素は、
 液晶セルと、
 前記第1の走査線から入力される信号に基づいて、前記信号線の電圧を前記液晶セルに書き込む第1のトランジスタと、
 前記第2の走査線から入力される信号に基づいて、前記保持容量線の電圧を前記液晶セルに書き込む第2のトランジスタと
 を備える請求項8に記載の表示装置。
[請求項11]
 前記液晶パネルは、
 行方向に延在された複数の第1の走査線と、
 列方向に延在された複数の第1の信号線と、
 前記列方向に延在された複数の第2の信号線と、
 前記列方向の奇数番目に位置する前記第1の走査線と前記第1の信号線とが互いに交差する箇所ごとに1つずつ設けられた複数の第1の画素と、
 前記列方向の偶数番目に位置する前記第1の走査線と前記第2の信号線とが互いに交差する箇所ごとに1つずつ設けられた複数の第2の画素と
 を備え、
 前記第1の画素は、
 第1の液晶セルと、
 前記第1の走査線から入力される信号に基づいて、前記第1の信号線の電圧を前記1の液晶セルに書き込む第1のトランジスタと
 を備え、
 前記第2の画素は、
 第2の液晶セルと、
 前記第1の走査線から入力される信号に基づいて、前記第2の信号線の電圧を前記第2の液晶セルに書き込む第3のトランジスタと
 を備える請求項8に記載の表示装置。
[請求項12]
 前記液晶パネルは、
 前記行方向に延在された複数の第2の走査線と、
 前記行方向に延設された複数の保持容量線と
 をさらに備え、
 前記第1の画素は、前記第2の走査線から入力される信号に基づいて、前記保持容量線の電圧を前記第1の液晶セルに書き込む第2のトランジスタをさらに備え、
 前記第2の画素は、前記第2の走査線から入力される信号に基づいて、前記保持容量線の電圧を前記第2の液晶セルに書き込む第4のトランジスタをさらに備える請求項11に記載の表示装置。
[請求項13]
 前記液晶パネルの垂直方向に隣り合う前記第1の画素と前記第2の画素はペアを構成し、
 前記ペアを構成する前記第1の画素と前記第2の画素は、前記液晶パネルの水平方向に伸びる直線に対して線対称の構造を有している請求項12に記載の表示装置。
[請求項14]
 前記ペアを構成する前記第1の画素と前記第2の画素は、前記第1の走査線を共用していると共に、前記第2の走査線を共用している請求項13に記載の表示装置。
[請求項15]
 前記液晶パネルの水平方向に隣り合う前記第1の画素はペアを構成し、
 前記液晶パネルの水平方向に隣り合う前記第2の画素はペアを構成し、
 前記ペアを構成する前記第1の画素は、前記液晶パネルの垂直方向に伸びる直線に対して線対称の構造を有し、
 前記ペアを構成する前記第2の画素は、前記液晶パネルの垂直方向に伸びる直線に対して線対称の構造を有している請求項11に記載の表示装置。
[請求項16]
 表示装置を備え、
 前記表示装置は、
 液晶パネルと、
 前記液晶パネルを駆動する駆動部と、
 前記駆動部を介して前記液晶パネルの駆動を制御する制御回路と
 を備え、
 前記制御回路は、1画素以上10画素以下の幅を有する同一階調のラインが転送されるように、前記液晶パネルの駆動を制御する電子機器。
[請求項17]
 照明光学系と、
 前記照明光学系からの光を変調することで画像光を生成する複数の液晶パネルと、
 複数の前記液晶パネルの駆動を制御する制御回路と、
 複数の前記液晶パネルで生成された前記画像光を投射する投影光学系と
 を備え、
 前記制御回路は、1画素以上10画素以下の幅を有する同一階調のラインが転送されるように、前記液晶パネルの駆動を制御する投射型表示装置。
[請求項18]
 1画素以上10画素以下の幅を有する同一階調のラインが転送されるように、液晶パネルの駆動を制御する制御方法。

図面

[ 図 1]

[ 図 2]

[ 図 3]

[ 図 4]

[ 図 5]

[ 図 6]

[ 図 7]

[ 図 8]

[ 図 9]

[ 図 10]

[ 図 11]

[ 図 12]

[ 図 13]

[ 図 14]

[ 図 15]

[ 図 16]

[ 図 17]

[ 図 18]

[ 図 19]

[ 図 20]

[ 図 21]

[ 図 22]

[ 図 23]

[ 図 24]

[ 図 25]

[ 図 26]

[ 図 27]

[ 図 28]

[ 図 29]

[ 図 30]

[ 図 31]

[ 図 32]

[ 図 33]

[ 図 34]

[ 図 35]

[ 図 36]

[ 図 37]

[ 図 38]

[ 図 39]

[ 図 40]

[ 図 41]

[ 図 42]

[ 図 43]

[ 図 44]

[ 図 45]

[ 図 46]

[ 図 47]

[ 図 48]

[ 図 49]

[ 図 50]

[ 図 51]

[ 図 52]

[ 図 53]

[ 図 54]

[ 図 55]