処理中

しばらくお待ちください...

設定

設定

出願の表示

1. WO2012004990 - プロセッサ

公開番号 WO/2012/004990
公開日 12.01.2012
国際出願番号 PCT/JP2011/003861
国際出願日 06.07.2011
IPC
G06F 9/52 2006.1
G物理学
06計算;計数
F電気的デジタルデータ処理
9プログラム制御のための装置,例.制御装置
06プログラム記憶方式を用いるもの,すなわちプログラムを受取りまたは保持するために処理装置の内部記憶装置を用いるもの
46マルチプログラミング装置
52プログラム同期;相互排除,例.セマフォによるもの
G06F 9/38 2006.1
G物理学
06計算;計数
F電気的デジタルデータ処理
9プログラム制御のための装置,例.制御装置
06プログラム記憶方式を用いるもの,すなわちプログラムを受取りまたは保持するために処理装置の内部記憶装置を用いるもの
30機械語命令を実行するための装置,例.命令のデコード
38命令の同時実行,例.パイプライン,ルック・アヘッド
CPC
G06F 9/30047
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
9Arrangements for program control, e.g. control units
06using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
30Arrangements for executing machine instructions, e.g. instruction decode
30003Arrangements for executing specific machine instructions
3004to perform operations on memory
30047Prefetch instructions; cache control instructions
G06F 9/30076
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
9Arrangements for program control, e.g. control units
06using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
30Arrangements for executing machine instructions, e.g. instruction decode
30003Arrangements for executing specific machine instructions
30076to perform miscellaneous control operations, e.g. NOP
G06F 9/3009
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
9Arrangements for program control, e.g. control units
06using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
30Arrangements for executing machine instructions, e.g. instruction decode
30003Arrangements for executing specific machine instructions
30076to perform miscellaneous control operations, e.g. NOP
3009Thread control instructions
G06F 9/3834
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
9Arrangements for program control, e.g. control units
06using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
30Arrangements for executing machine instructions, e.g. instruction decode
38Concurrent instruction execution, e.g. pipeline, look ahead
3824Operand accessing
3834Maintaining memory consistency
G06F 9/3838
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
9Arrangements for program control, e.g. control units
06using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
30Arrangements for executing machine instructions, e.g. instruction decode
38Concurrent instruction execution, e.g. pipeline, look ahead
3836Instruction issuing, e.g. dynamic instruction scheduling, out of order instruction execution
3838Dependency mechanisms, e.g. register scoreboarding
G06F 9/3851
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
9Arrangements for program control, e.g. control units
06using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
30Arrangements for executing machine instructions, e.g. instruction decode
38Concurrent instruction execution, e.g. pipeline, look ahead
3836Instruction issuing, e.g. dynamic instruction scheduling, out of order instruction execution
3851from multiple instruction streams, e.g. multistreaming
出願人
  • パナソニック株式会社 PANASONIC CORPORATION [JP]/[JP] (AllExceptUS)
  • 森下 広之 MORISHITA, Hiroyuki (UsOnly)
発明者
  • 森下 広之 MORISHITA, Hiroyuki
代理人
  • 中島 司朗 NAKAJIMA, Shiro
優先権情報
2010-15462907.07.2010JP
公開言語 (言語コード) 日本語 (JA)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) PROCESSOR
(FR) PROCESSEUR
(JA) プロセッサ
要約
(EN)
Provided is a processor that is capable of maintaining the dependencies between multiple commands and a single read command. When the processor, which executes multiple threads, executes a command that exists in a location where it is guaranteed that writing to a memory area is finished in a single thread that is to write to a memory area that is used in common with another thread, said processor indicates that said single thread has finished writing to said memory area in usage information indicating whether writing to said memory area is finished. When the usage information indicates that the single thread has finished writing to the memory area, the processor executes a command for another thread to read the data that exists in the memory area. When the usage information indicates that the single thread has not finished writing to the memory area, the execution of said read command is prevented.
(FR)
L'invention porte sur un processeur qui est capable de maintenir les dépendances entre de multiples instructions et une instruction de lecture individuelle. Lorsque le processeur, qui exécute de multiples fils, exécute une instruction qui existe à un emplacement où il est assuré qu'une écriture dans une zone de mémoire soit finie dans un fil individuel qui doit écrire dans une zone de mémoire qui est utilisée en commun avec un autre fil, ledit processeur indique que ledit fil individuel a fini d'écrire dans ladite zone de mémoire dans des informations d'utilisation indiquant si une écriture dans ladite zone de mémoire est finie ou non. Lorsque les informations d'utilisation indiquent que le fil individuel a fini d'écrire dans la zone de mémoire, le processeur exécute une instruction pour un autre fil afin de lire les données qui existent dans la zone de mémoire. Lorsque les informations d'utilisation indiquent que le fil individuel n'a pas fini d'écrire dans la zone de mémoire, l'exécution de ladite instruction de lecture est empêchée.
(JA)
 複数の命令と1つの読み出し命令との依存関係を保つことのできるプロセッサを提供する。 複数のスレッドを実行するプロセッサは、他のスレッドと共通に利用するメモリ領域への書き込みを行う一のスレッドにおいて前記メモリ領域への書き込みが完了したこと保証する位置に存在する命令を実行すると、当該メモリ領域への書き込みが完了したか否かを示す利用情報に、当該一のスレッドによる当該メモリ領域への書き込みが完了したことを示す旨を設定し、前記利用情報が前記一のスレッドによる前記メモリ領域への書き込みが完了したことを示している場合には、他のスレッドによる前記メモリ領域に存在するデータの読み出し命令を実行し、前記利用情報が前記一のスレッドによる前記メモリ領域への書き込みが完了していないことを示している場合には、当該読み出し命令の実行を抑止する。
国際事務局に記録されている最新の書誌情報