WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
maximize
自動翻訳
1. (WO2005031964) 車両用交流発電機の制御装置
注意: このテキストは、OCR 処理によってテキスト化されたものです。法的な用途には PDF 版をご利用ください。
車両用交流発電機の制御装置

技術分野

この発明は、車載のバッテリに接続され且つ車両エンジンにより駆動される交 流発電機の発電電圧を制御する車両用交流発電機の制御装置に関し、特に、回路 規模の軽減、回路の最適化、制御明の安定化およびコストダウンを実現した車両用 交流発電機の制御装置に関するものである。

背景技術

一般に、車両用交流発電機の制御装置において、エンジン制御用 ECU (電子 制御ユニット)は、フィールドスィッチ率(DF : Du t y o f F i e l d c o i l ) をモニタして、界磁電流の ON/OFFをデューティ制御すること により、発電機の発電量を適正に制御している。このときモニタされる DF信号 は、発電機の発電率情報を表す PWM信号であり、発電機のレギユレータによつ て生成される。また、 DF信号は、フィールドスィッチ (パワートランジスタ) の ON/OFF (導通 Z非導通)状態そのものを表すのが一般的である。

しかしながら、レギユレータによるパワートランジスタの ONZOFF制御は 、一般的に、約 50Hz〜200Hzのパルス幅変調に基づいており、サイクル 毎の ON率の安定については保証されておらず、バラバラである。たとえば、発 電機作動中において、或るサイクル毎の ON率は、 50 %→ 70 %→ 10%→ · - -のように、前後の値に関連なく、大小さまざまな値で変動していることが多 い。

ところで、特開 2001— 258295号公報に参照される従来装置において は、平均値ラッチ回路を含む平均化回路を設け、外部からの入力信号を平均化し て外乱を排除することにより、外乱ノイズにより周期を乱された入力信号の影響 を軽減する技術が示されている。

また、特開 2001— 145397号公報には、オルタネータ発生電圧と目標

電圧との偏差から、 2分割探索法(大小値を繰り返す)に基づいて印加電圧の〇 N/O F F比を探索する場合の、 D F信号の比率値変動を急速修正する技術が示 されている。この場合、 2分割探索法に基づく印加電圧の O N/O F F比の探索 において、 D F信号の比率値のふらつき改善を目的として、探索前に、 0 %また は 1 0 0 %の O N率を連続出力して、急速修正している。なお、連続出力後にお いて、比率値は、探索深度限界まで上下変動する。

発明の開示

従来の車両用交流発電機の制御装置は以上のように、制御用入力パラメータの 1つである D F信号が、たとえ一定周期毎のモニタリングに対しても、脈絡のな い様々な信号が連続したものであることから、レギユレータによるフィールドス イッチ率(D F信号)がサイクル毎にバラバラとなるので、 D F信号をそのまま モニタ信号として取り込んだ場合に制御が不安定となるので、制御を安定化する ことができず、制御の信頼性に不安が生じるという問題点があった。

また、回路が複雑で回路規模が大きくなることから、コストアップを招くとレヽ う問題点があった。

さらに、従来装置では、一定数のデューティサンプリング値を平均化している ので、デューティの周波数が各々で異なる可能性があることから、サンプリング 時間(デューティの周波数に依存する)が一定でなくなるうえ、サンプリング時 間を任意に設定することができず、条件設定の柔軟性を全く有していないという 問題点があった。

この発明は、上記問題点を解決するためになされたものであり、回路規模を軽 減するとともに、回路の最適化、制御の安定化およびコストダウンを実現した車 両用交流発電機の制御装置を得ることを目的とする。

この発明は、車載のバッテリに接続された発電機と、発電機の発電電圧を調整 するためのレギュレータ I Cを含むレギュレータと、レギュレータに接続された

E C Uとを備えた車両用交流発電機の制御装置において、レギュレータから E C

Uに入力される D F信号のオン率情報として、所定のサンプリング時間中に計測 される D F信号のオン時間を平均化処理した平均値を用いる。

図面の簡単な説明

図 1はこの発明の実施の形態 1による車両用交流発電機の制御装置の機能構成 を示すブロック図である。

図 2はこの発明の実施の形態 1による車両用交流発電機の制御装置を周辺関連 部とともに概略的に示す回路構成図である。

図 3はこの発明の実施の形態 1による処理動作のァルゴリズムを示すブローチ ヤートである。

図 4はこの発明の実施の形態 1によるサンプリング動作を示すタィミングチャ ートであり、フィールドスィツチ周期 T s wが一定の場合のサンプリング周期 T S aを示している。

図 5はこの発明の実施の形態 1によるサンプリング動作を示すタイミングチヤ 一トであり、フィールドスィツチ周期 T s w 1 ~ T s w 4が一定でない場合のサ ンプリング周期 T S bを示している。

図 6はこの発明の実施の形態 2による車両用交流発電機の制御装置の機能構成 を示すブロック図であり、フィールドスィツチ率を示す O N/O F F信号として パワートランジスタのコレクタ端子側の信号を用いた場合を示している。

発明を実施するための最良の形態

実施の形態 1 .

以下、図 1〜図 5を参照しながら、この発明の実施の形態 1による車両用交流 発電機の制御装置について説明する。

図 1において、オルタネータ 1 (交流発電機)のロータに設けられた界磁コィ ル 2は、フィールドスィツチング素子として機能するパワートランジスタ 3が接 続されている。

パワートランジスタ 3のゲート端子には、レギユレータ I C 4からのゲート論 理信号 G L (制御信号)が印加されており、パワートランジスタ 3は、制御信号 により O N/O F F駆動されて、界磁コイル 2に流れる界磁電流をデューティ制 御している。

レギユレータ I C 4は、アンドゲート 5、カウンタ 6、タイマ 7、平均化回路 8および記憶回路 9とともに、オルタネータ 1の発電電圧を制御するレギユレ一 タ 2 0を構成している。

レギユレータ 2 0は、オルタネータ 1に含まれている (図 2参照) 。

また、アンドゲート 5、カウンタ 6、タイマ 7、平均化回路 8および記憶回路 9は、レギユレータ I C 4内の機能の一部として含まれていてもよい。

アンドグート 5は、カウンタ 6のクロック信号 C L K 1とゲート論理信号 G L との論理積をとり、ゲート論理信号 G Lの Hレベル区間に対応したクロック数の 論理積信号をカウンタ 6に入力する。

カウンタ 6は、クロック信号 C L K 1に応答した論理積信号が入力される毎に カウント値をインクリメントし、ゲート論理信号 G Lのデューティ比に対応した カウント値を平均化回路 8に入力する。

また、カウンタ 6は、あらかじめ任意に設定されたサンプリング時間中の平均 値が求められる毎に、タイマ 7からのリセット信号 R S Tによりカウント値がリ セット(0クリア)される。

タイマ 7は、サンプリング時間に対応したサンプリング信号 C L K 2の生成時 に、リセット信号 R S Tを生成する。なお、サンプリング時間(サンプリング信 号 C L K 2の生成周期)は、目標仕様に応じて、あらかじめ任意に設定される。 平均化回路 8は、サンプリング信号 C L K 2が入力される毎に、カウンタ 6の カウント値を平均化処理して、平均値を記憶回路 9に格納する。

E C U 1 0は、記憶回路 9に格納された平均値を読み込み、レギユレータ I C 4に対してフィードバック情報として入力する。これに応答して、レギユレータ I C 4は、パワートランジスタ 3に対する制御信号を生成し、オルタネータ 1の 発電電圧を制御する。

図 2において、オルタネータ 1は、 3相巻線および 3相整流回路を有するステ ータと、界磁コイル 2を有するロータと、パワートランジスタ 3およびレギユレ ータ I C 4を含むレギュレータ 2 0とを備えている。

レギユレータ 2 0は、オルタネータ 1の出力端子 B、 Eおよび制御端子 Pを介 してステータ回路に接続され、フィールド端子 Fを介して界磁コイル 2に接続さ れるとともに、制御端子 Cを介して ECU 10に接続されている。

オルタネータ 1の出力端子 B、 E間には、車載のバッテリ 20および電気負荷 22が接続されている。

図 1および図 2において、レギユレータ I C 4は、パワートランジスタ 3の O N/OFF信号を監視している。

このとき、モニタ用の DF信号としては、図 1のように、パワートランジスタ 3のゲート論理信号 G Lを用いている。

また、レギュレータ 20は、アンドゲート 5を介して、カウンタ 6のクロック 信号 C L K 1とグート論理信号 G Lとの論理積をとって、グート論理信号 G Lが ON期間の間にクロック信号 CLK1がカウンタ 6に入力され、所定のサンプリ ング時間(サンプリング信号 CLK 2の周期)毎にカウント値を平均化処理する 構成となっている。

次に、図 3〜図 5を参照しながら、図 1および図 2に示したこの発明の実施の 形態 1による平均化処理について具体的に説明する。

図 3の処理ノレ一チンは、レギユレータ 20内のレギユレータ I C 4により、各 構成要素 5〜 9と関連して実行される。

図 3において、まず、パワートランジスタ 3の ON/OF F状態を示すゲート 論理信号 GLが Hレベル(ON状態)か否かを判定する(ステップ S 1) 。 ステップ S 1において、ゲート論理信号 GLが Hレベル(すなわち、 YE S) と判定されれば、続いて、レギユレータ I C 4からのクロック信号 CLK1が入 力されたか否かを判定する(ステップ S 2) 。

ステップ S 2において、クロック信号 CLK1が入力された(すなわち、 YE S) と判定されれば、カウンタ 6のカウント値をインクリメントしてカウントァ ップし(ステップ S 3) 、ステップ S 4に進む。

一方、ステップ S 1において、ゲート論理信号 GLが Lレベル(OFF状態)

(すなわち、 NO) と判定されるか、または、ステップ S 2において、クロック 信号 CLK1が入力されていない(すなわち、 NO) と判定されれば、カウンタ

6のインクリメント処理(ステップ S 3) を実行せずに、ステップ S 4に進む。 次に、タイマ 7からのサンプリング信号 C LK2が入力されたか否かにより、 所定のサンプリング時間が経過したか否かを判定する(ステップ S 4) 。

ステップ S 4において、サンプリング信号 C LK 2が入力された (サンプリン グ時間が経過した)(すなわち、 YES) と判定されれば、サンプリングされた カウント値とサンプリング周期とを用いて、平均化回路 8により、平均化処理を 実行する(ステップ S 5) 。

続いて、平均化回路 8で算出された平均値(平均フィールドスィッチ率)を記 憶回路 9に格納するとともに(ステップ S 6) 、リセット信号 RSTによりカウ ンタ 6のカウント値を 0クリアし(ステップ S 7) 、図 3の処理ルーチンを終了 して、ステップ S 1にリターンする。

以下、ステップ S 1〜S 7の処理が繰り返し実行される。

記憶回路 9内の平均フィールドスィツチ率は、任意のタイミングで実行される 出力指令に応答して、 ECU 10に送出される。

一方、ステップ S 4において、サンプリング信号 C LK 2が入力されていない (サンプリング時間が経過していない)(すなわち、 NO) と判定されれば、ス テツプ S 5〜S 7を実行せずに、図 3の処理ルーチンを終了してステップ S 1に リターンする。

なお、前述した通り、サンプリング時間は、あらかじめユーザ(設計者)によ り任意に設定することができる。

たとえば、図 4のように、パワートランジスタ 3によるフィールドスィッチ周 期 T s wが常に一定の場合には、フィールドスィッチ周期 T s wの N倍(T s w XN) の周期毎にカウント値をサンプリングするように、サンプリング信号 CL K 2の生成周期を設定する。

ここで、整数 Nは、 2以上の任意数に設定することができるが、著しく大きい 場合には平均化情報が得られるまでの応答性が低下するため、システム全体の要 求仕様などに応じて、実用的な範囲内の値に設定されることが望ましい。

図 3のように、サンプリング周期 TS a (=T s wXN) を設定した場合、平 均フィールドスィッチ率 K aは、ゲート論理信号 GLの ON時間 T o (カウント 値に相当)をサンプリング周期 TS aで除算した値(二 T oZTS a) となる。 一方、図 5のように、フィールドスィッチ周期 T s w 1、 T s w 2S T s w 3 、 T s w4が制御タイミング毎に変化する場合には、最長のフィールドスィッチ 周期 T s w 3よりも十分に長いサンプリング周期 T S bとなるように、サンプリ ング信号 C LK2の生成周期を設定する。

この場合、平均化処理(ステップ S 5) により得られる平均フィールドスイツ チ率 Kbは「T o/TS b」となる。

このように、平均化処理するにより、安定したフィールドスィッチ率の情報を 得ることができる。

なお、平均化処理としては、除算回路を用いることもできるが、回路規模が大 きくなるのを回避するために、たとえば、カウンタによりビットシフトなどの周 知技術が用いられる。

このように、任意のサンプリング時間中のグート論理信号 GLのオン時間 T o をカウンタ 6で測定し、 ON時間 T oを平均化して平均フィールドスィツチ率を 求めることにより、 ECU 10において、 D F信号のオン率情報として、安定な 平均フィールドスィッチ率を取得することができる。また、このとき、回路規模 を大型化することもない。

また、 ECU 10がフィールドスィッチ率をモニタする際に、前後の脈絡のな い信号に乱されることがなくなるので、ある程度安定した D F信号を得ることが でき、エンジン制御の安定化が実現する。

したがって、回路規模を軽減しつつ、 ECU 10によるエンジン制御を安定化 することができる。

また、サンプリング時間や平均化処理のアルゴリズムを、ある程度任意に指定 することができるので、回路の最適化が容易となり、コストダウンを実現するこ とができる。

また、発電機の制御側(レギユレータ 20側)で全ての処理が実行されるので 、車両に搭載される ECU 10の仕様を選ばずに、様々な制御装置に安定した信 号を提供することができる。

さらに、除算回路や遅延回路などの複雑な追加回路を用いることなく、レギュ レータ I C 4内の機能で構成することができるので、回路規模を大幅に軽減する ことができる。

実施の形態 2 . '

なお、上記実施の形態 1では、フィーノレドスィツチ率を示す O N/O F F信号 として、パワートランジスタ 3のゲート論理信号 G Lを用いたが、パワートラン ジスタ 3のコレクタ側端子(ドレイン側端子)の信号を用いてもよい。

図 6はこの発明の実施の形態 2による車両用交流発電機の制御装置を示すプロ ック図であり、モニタ信号としてパワートランジスタ 3のコレクタ側端子のフィ 一ルド論理信号 F Lを用いた場合を示している。

図 6において、前述(図 1参照)と同様のものについては、前述と同一符号を 付して、または、符号の後に「A」を付して詳述を省略する。

この場合、レギユレータ 2 O Aに入力されるモニタ信号の論理が逆極性になる ので、レギユレータ 2 O Aには、前述(図 1 ) のアンドゲート 5に代えて、オア グート 5 Aが設けられる。

オアゲート 5 Aは、パワートランジスタ 3のコレクタ端子側のフィールド論理 信号 F Lを取り込み、クロック信号 C L K 1との論理和をとつて極性反転した信 号を、論理和信号としてカウンタ 6に入力する。

すなわち、オアゲート 5 Aは、フィールド論理信号 F Lの O F F期間(ゲート 論理信号 G Lの O N期間に相当)において、クロック信号 C L K 1の O F Fパル スを通過させ、カウンタ 6をカウントアップさせる。

以下、前述と同一処理が実行されるので、この場合も、前述と同等の作用効果 を奏する。