処理中

しばらくお待ちください...

設定

設定

出願の表示

1. WO2014122753 - フローティングイミタンス形成回路及びこれを用いたフローティングイミタンス回路

Document

明 細 書

発明の名称 フローティングイミタンス形成回路及びこれを用いたフローティングイミタンス回路

技術分野

0001  

背景技術

0002   0003   0004  

先行技術文献

非特許文献

0005  

発明の概要

発明が解決しようとする課題

0006   0007  

課題を解決するための手段

0008   0009  

発明の効果

0010   0011   0012   0013   0014  

図面の簡単な説明

0015   0016   0017   0018   0019   0020   0021   0022   0023   0024   0025   0026   0027   0028   0029   0030   0031   0032   0033   0034   0035   0036   0037   0038   0039   0040   0041   0042   0043   0044   0045   0046   0047   0048   0049   0050   0051   0052   0053   0054   0055   0056   0057   0058   0059   0060   0061   0062   0063   0064   0065   0066   0067   0068   0069   0070   0071   0072   0073   0074   0075   0076   0077   0078   0079   0080   0081   0082   0083   0084   0085   0086   0087   0088   0089   0090   0091   0092   0093   0094   0095   0096   0097   0098   0099   0100   0101   0102   0103   0104   0105   0106   0107   0108   0109   0110   0111   0112   0113   0114   0115   0116  

符号の説明

0117  

請求の範囲

1   2   3   4   5   6  

図面

1   2   3   4   5   6   7   8   9  

明 細 書

発明の名称 : フローティングイミタンス形成回路及びこれを用いたフローティングイミタンス回路

技術分野

[0001]
 本発明は、電気回路部品素子に関し、特に基準端子に接続され得る電気部品回路素子に関する。

背景技術

[0002]
 一般に、電気回路は、抵抗、コイル、コンデンサのような双方向性2端子型受動部品素子と、トランジスタのような一方向性3端子能動部品とを組み合わせた回路から構成されることが多い。双方向性2端子受動部品である、抵抗素子、容量性素子、誘導性素子等の部品素子は、所望の周波数特性を発現する回路において、その周波数特性を決定する部品である場合が多い。一方、トランジスタのような一方向性3端子型能動部品は、増幅作用という受動部品にない機能を有する。
[0003]
 非特許文献1には、2端子インピーダンスを形成する電気回路が開示されている。非特許文献1の電気回路では、利得がμtである増幅回路の出力端子から出力された信号を、帰還インピーダンスZ を介して入力端子に負帰還させた回路の入力端子と基準端子との2端子間に発現する入力インピーダンスZinが、次式に従うことが開示されている。
[0004]
[数1]


先行技術文献

非特許文献

[0005]
非特許文献1 : 例えば、柳沢健:“アナログ集積電子回路”、電子情報通信学会大学シリーズC-5、p.127 、コロナ社、1994

発明の概要

発明が解決しようとする課題

[0006]
 ところで、一般に電気回路を形成する複数の素子のうちの少なくとも1つは基準電位に接続され得る部品素子であり、外部端子に印加又は発現する信号レベル等に起因して基準電位が変動した場合に所望の2端子イミタンスが得られなくなってしまうという問題がある。
例えば、電気回路が抵抗素子及び容量性素子から構成されるフィルタ回路である場合、通常、抵抗素子及び容量素子の少なくとも一方は基準電位に接続されており、そのフィルタ回路の2端子間に現れる周波数特性は基準電位の変動に伴って変化して所望のフィルタ特性が得られなくなってしまうという問題がある。
[0007]
 本発明は上記した如き問題点に鑑みてなされたものであって、基準電位の変動の影響を受けずに、すなわち、基準電位に対してフローティング状態で2端子イミタンスを形成することができるフローティングイミタンス形成回路及びこれを用いたフローティングイミタンス回路を提供することを目的とする。

課題を解決するための手段

[0008]
 本発明によるフローティングイミタンス形成回路は、1対の上流及び下流接続端子と、少なくとも2つの基因回路接続端子と、前記上流及び下流接続端子の各々に現れる入力側電位差を表す電位差信号を前記基因回路接続端子の一方に供給する差電圧検出回路と、前記基因回路接続端子の他方に現れる基因電位と基準電位端子の基準電位との出力側電位差に応じた大きさの上流電流を前記上流接続端子から吸い込みかつ前記上流電流に等しい下流電流を前記下流接続端子に供給する電流供給回路と、を含むことを特徴とする。
[0009]
 また、本発明によるフローティングイミタンス回路は、1対の上流及び下流接続端子と、少なくとも2つの端子を有する基因回路と、前記上流及び下流接続端子の各々に現れる入力側電位差を表す電位差信号を前記基因回路の一方の端子に供給する差電圧検出回路と、前記基因回路の他方の端子に現れる基因電位と基準電位端子の基準電位との出力側電位差に応じた大きさの上流電流を前記上流接続端子から吸い込みかつ前記上流電流に等しい下流電流を前記下流接続端子に供給する電流供給回路と、を含むことを特徴とする。

発明の効果

[0010]
 フローティングイミタンス形成回路は、第1端子と第2端子と基準端子とを備える3端子回路であって、第1端子と第2端子との間に、2端子イミタンス形成の基因となる例えば直列共振回路を含む3端子回路(以下、基因回路と称する)の利得を含む総合利得に応じた“2端子イミタンス、即ち、インピーダンスz 又はアドミタンスy ”を発現する。その発現された2端子イミタンスは、以下の特徴を有する。
[0011]
 1.第1端子と第2端子とに印加又は発現する信号レベルが原因で基準端子を含む電流路に電流が流れない(第1フローティング効果)。
[0012]
 2.第1端子と第2端子とに接続される周辺回路のイミタンスレベルが原因で基準端子を含む電流路に電流が流れない(第2フローティング効果)。
[0013]
 3.第1端子と第2端子と入れ替えても、イミタンス特性は不変である(双方性効果)。
[0014]
 4.第1端子と第2端子との間に、構成要件とするイミタンス変換生成回路の形式に応じて、基因回路の利得含む総合利得μ taに応ずる2端子イミタンス特性を発現する。

図面の簡単な説明

[0015]
[図1] 図1は、フローティングイミタンス形成回路(以下、単にイミタンス形成回路と称する)の回路図である。
[図2] 図2は、図1のイミタンス形成回路の詳細回路図である。
[図3] 図3は、図2のイミタンス変換生成回路として使用する、インピーダンス変換生成回路の回路図である。
[図4] 図4は、図2の基因回路としての複合共振器回路の回路例である。
[図5] 図5は、数値シミュレーションを行う際に使用した周辺回路の例図である。
[図6] 図6は、図2及び図3の回路構成時の数値シミュレーション例図である。
[図7] 図7は、効果の一例を説明する図である。
[図8] 図8は、図2のイミタンス変換駆動回路として使用するアドミタンス変換生成回路の回路図である。
[図9] 図9は、図2及び図8の回路構成時の数値シミュレーション例図である。

発明を実施する為の形態

[0016]
 <第1の実施例>
 図1に示すイミタンス形成回路1は、第1端子(上流接続端子)3と、第2端子(下流接続端子)4と、基準端子2と、1対の基因回路接続端子T15及びT23と、を有する。差電圧検出回路DAは、上流及び下流接続端子3及び4の各々に現れる入力側電位e10及びe20の差を表す電位差信号e4を基因回路接続端子T4に供給する。電流供給回路DIF01及びDIF02は、基因回路接続端子T15に現れる電位V15と基準端子2の基準電位との出力側電位差に応じた大きさの上流電流i10dを上流接続端子3から吸い込みかつ上流電流i10dに等しい下流電流i20dを下流接続端子4に供給する。電流供給回路DIF01及びDIF02の利得と、差電圧検出回路DAの利得と、端子T15と端子T4との間に接続される基因回路(図2)の利得との積が総合利得μtaである。
[0017]
 以下、図2を参照しつつ、イミタンス形成回路1の詳細構成について説明する。本実施例に於いては、イミタンス形成回路1を構成する、イミタンス変換生成回路5として、図3に示すインピーダンス変換生成回路5aを用いる場合を説明する。この場合は、図2に示すイミタンス形成回路1は、“双方向性フローティング型インピーダンス変換回路1”として機能する。説明に当たり、基因回路9は、特に記載する場合以外は、図4に示す回路を使用して説明する。
イミタンス形成回路1は、基準端子2と、第1端子3と、第2端子4と、符号切換入力端子50と、イミタンスレベル制御入力端子60と、を有する。
[0018]
 また、イミタンス形成回路1は、第1端子3から端子T10を介して第11端子T5-11に入力された信号e10に分配処理を施して得られた信号e11を第12端子T5-12から端子T11に出力し、且つ、第2端子4から端子T20を介して第21端子T5-21に入力された信号e20に分配処理を施して得られた信号e21を第22端子T5-22から端子T21に出力するイミタンス変換生成回路5を有する。
[0019]
 また、イミタンス形成回路1は、端子T11から正極入力端子T6-ipに入力された信号e11と、端子T21から負極入力端子T6-inに入力された信号e21と、の間に減算処理を施して得られた差信号に応ずる信号e22を、正極出力端子T6-opから端子T22に出力し、信号e22の符号を反転して得られた信号e12を負極出力端子T6-onから端子T12に出力する差信号検出回路6を有する。
[0020]
 また、イミタンス形成回路1は、端子T22から入力端子T7-1に入力された信号e22と、端子T12から入力端子T7-2に入力された信号e12のうちの一方を、符号切換入力端子50から端子T13を介して切換制御信号入力端子T7-4に供給された制御信号SCNTRに応じて選択して、これを信号e23として出力端子T7-3から端子T23に出力する信号符号切換回路7を有する。
また、イミタンス形成回路1は、端子T23から入力端子T8-1に入力された信号e23に、イミタンスレベル制御入力端子60から端子T14を介して制御信号入力端子T8-3に供給されたイミタンスレベル制御信号ICNTR(利得制御信号ICNTRとも言う)に応じて増幅減衰作用を施して得られた信号e4を、出力端子T8-2から端子T4に出力するイミタンスレベル可変回路8を有する。
[0021]
 また、イミタンス形成回路1は、端子T4から入力端子T9-1に入力された信号e4に所望の利得処理を施して得られた信号e15を出力端子T9-2から端子T15に出力する基因回路9を有する。
[0022]
 また、イミタンス形成回路1は、端子T15から第D11端子T10-11に供給された信号e15と、端子T25から第D21端子T10-21に供給された信号e25と、にイミタンス変換駆動作用を施して得られた信号e19と信号e29とをそれぞれ、第D12端子T10-12から端子T19に出力し、第D22端子T10-22から端子T29に出力するイミタンス変換駆動回路10(電流供給回路とも言う)を有する。
[0023]
 端子T25は、基準端子2に接続する。第D02端子T10-02は何れにも接続しない。
[0024]
 端子T19から供給された信号e19は、第13端子T5-13に出力され、端子T29から供給された信号e29は、第23端子T5-23に出力される。
[0025]
 以下に更に詳しく説明する。特に断らない限り、図2を用いて説明する。図2に示すイミタンス形成回路1のイミタンス変換生成回路5の端子符号と、図3に示すインピーダンス変換生成回路5aの端子符号と、は一致している。
[0026]
 本明細書においては、電界効果トランジスタのゲート端子を増幅制御端子、ソース端子及びドレイン端子の各々を動作端子とも称する。また、バイポーラトランジスタのベース端子を増幅制御端子、エミッタ端子及びコレクタ端子の各々を動作端子とも称する。
[0027]
 以下、図3を参照して、インピーダンス変換生成回路5aについて説明する。
インピーダンス変換生成回路5aは、第11端子T5-11と、第12端子T5-12と、第13端子T5-13(第1帰還信号入力端子とも言う)と、第14端子T5-14と、第21端子T5-21と、第22端子T5-22と、第23端子T5-23(第2帰還信号入力端子とも言う)と、第24端子T5-24と、を有する。
[0028]
 第11端子T5-11に供給された信号は、接続点T11を介して、第12端子T5-12と、第14端子T5-14と、一方の端子を第13端子T5-13に接続する第1イミタンスレベル設定インピーダンスRIL1の他方の端子と、に分配出力される。
[0029]
 第21端子T5-21に供給された信号は、接続点T21を介して、第22端子T5-22と、第24端子T5-24と、一方の端子を第23端子T5-23に接続する第2イミタンスレベル設定インピーダンスRIL2の他方の端子と、に分配出力される。
[0030]
 差信号検出回路6は、正極入力端子T6-ipと、負極入力端子T6-inと、正極出力端子T6-opと、負極出力端子T6-onと、を有する。
差信号検出回路6は、正極入力端子T6-ipに供給された信号e11と、負極入力端子T6-inに供給された信号e21と、の間に減算処理を施して得られた差信号“(e11-e21)”に応ずる信号“μ6・(e11-e21)”を信号e22として正極出力端子T6-opから端子T22に出力する。
[0031]
 また、差信号検出回路6は、正極入力端子T6-ipに供給された信号e12と、負極入力端子T6-inに供給された信号e22と、の間に減算処理を施して得られた差信号“(e11-e21)”の符号反転信号“-(e11-e21)”に応ずる信号“-μ6・(e11-e21)”を信号e12として負極出力端子T6-onから端子T12に出力する。ここに、“μ6”は、差信号検出回路6の利得であり、発明の本質を失わないので、正極側と負極側とで等しく設定して説明する。
[0032]
 信号符号切換回路7は、第1入力端子T7-1と、第2入力端子T7-2と、出力端子T7-3と、符号切換制御入力端子T7-4と、を少なくとも有する。
[0033]
 信号符号切換回路7は、端子22から第1入力端子T7-1に入力された信号e22と、端子12から第2入力端子T7-2に入力された信号e12とのうちの一方の信号、例えば、信号e22を、符号切換制御入力端子T7-4に供給された符号切換制御信号SCNTRに応じて、出力端子T7-3から、端子T23に出力する。
[0034]
 信号符号切換回路7の第1入力端子T7-1に入力された信号e22と、出力端子T7-3から端子T24に出力される信号e23と、の比(利得)を“μ7”とする。
[0035]
 イミタンスレベル可変回路8は、端子T23から入力端子T8-1に入力された信号e23に、制御端子T8-3に供給されたイミタンスレベル制御信号ICNTR(利得制御信号ICNTRとも言う)に応じて増幅減衰作用を施して得られた信号e4を、出力端子T8-2から端子T4に出力する回路である。この回路は、必要に応じて、減衰量可変の為の制御端子を有する減衰器であっても良いし、増幅率可変の為の制御端子を有する可変増幅回路であっても良い。また、それらの組合せであっても良い。
イミタンスレベル可変回路8の入力端子T8-1に入力された信号e23と、出力端子T8-2から端子T4に出力される信号e4と、の比(利得)を“μ8”とする。
[0036]
 基因回路9は、入力端子T9-1と、出力端子T9-2と、を少なくとも有し、基準端子2については、有する場合と、有しない場合とがある。
基因回路9は、所望の2端子イミタンスを得る為に、抵抗、コイル、コンデンサのような受動部品との組合せ、或は、その等価回路を受動部品の組合せで近似的に表現できる受動部品、或は、これらにトランジスタのような能動部品等を組み合わせた回路であって、入力端子T9-1と出力端子T9-2との間に所望の利得を発現せしめる回路である。所望の利得μrの絶対値は“1”より小さい場合もあり得る。
[0037]
 以下、図4を参照して、基因回路9について具体的に説明する。この基因回路9を用いると、2端子イミタンスとして、図2の回路全体の総合利得μtaの周波数特性のピーク現象に対応して、2端子インピーダンスが最小値を呈する。言い換えると、コイルとコンデンサとからなる直列共振回路の呈するインピーダンスと等価なインピーダンスを発現する回路を実現する場合である。
[0038]
 図4に例示する基因回路9は、入力端子T9-1と、出力端子T9-2と、周波数制御信号入力端子T9-3と、基準端子2と、を有する。
[0039]
 図4に例示する基因回路9は、入力端子T9-1から端子T1を介して、入力端子T9A-1に入力された信号を出力端子T9A-2に出力する低出力インピーダンス増幅回路9Aと、出力端子T9A-2から端子T2を介して入力端子T9B-1に供給された信号に共振応答処理を施して得られた信号を出力端子T9B-2に出力する共振回路9Bと、出力端子T9B-2から端子T3を介して入力端子T9C-1に供給された信号に増幅処理を施して得られた信号e15を出力端子T9C-2から端子T4を介して出力端子T9-2に出力する低入力インピーダンス増幅回路8Cと、からなる。
共振回路9Bは、入力端子T9B-1と、出力端子T9B-2と、を有し、これらの両端子間に、抵抗Rと、コイルLと、コンデンサCと、の直列接続回路が接続されている。コイルLと、コンデンサCと、の損失成分は、等価的に抵抗Rに含める。コンデンサCの容量値Cは、リアクタンス制御入力端子T9-3端子に入力されたリアクタンス制御信号XCNTRに応じて変更される。
リアクタンス制御信号XCNTに応じて容量値Cを可変とすることは、共振回路9Bの共振周波数を可変とすることであるので、リアクタンス制御信号XCNTは、周波数制御信号FCNTRであることと等価である。
[0040]
 入力端子T9-1に供給される信号e4と、出力端子T9-2から出力する信号e15と、の比(利得)を“μr”とする。“μr”は周波数依存性を有する。
[0041]
 イミタンス変換駆動回路10は、第D11端子T10-11と、第D21端子T10-21と、第D12端子T10-12と、第D22端子T10-22と、第D02端子T10-02と、を有する。
第D11端子T10-11に供給された信号e15は、端子T16を介して、第1のトランジスタQ1のベースに供給され、第21端子T10-21に供給された信号e25は、端子T26を介して、第2のトランジスタQ2のベースに供給される。
[0042]
 第1のトランジスタQ1のエミッタと、第2のトランジスタQ2のエミッタとは、接続点TEに於いて互いに接続され、この接続点TEは、定電流源icを介して直流電源VEEに接続され、更に、この接続点TEは、端子T0Sを介して第D02端子T10-02に接続される。
[0043]
 第1のトランジスタQ1のコレクタは、接続点T17を介して、定電流源i1の一方の端子に接続され、定電流源i1の他方の端子は、直流電源Vcc1に接続する。更に、接続点T17は、端子T18を介して、第D12端子T10-12に接続される。
[0044]
 第2のトランジスタQ2のコレクタは、接続点T27を介して、定電流源i2の一方の端子に接続され、定電流源i2の他方の端子は、直流電源Vcc2に接続する。更に、接続点T27は、端子T28を介して、第D22端子T10-22に接続される。
第D12端子T10-12は、端子T19を介して、イミタンス変換生成回路5の第13端子T5-13に、第D22端子T10-22は、端子T29を介して、イミタンス変換生成回路5の第23端子T5-23に、それぞれ接続される。
[0045]
 第22端子T5-22は、端子T26を介して基準端子2に接続する。
[0046]
 第14端子T5-14と、第24端子T5-24と、は何れの端子にも接続しない。
[0047]
 第D11端子T5-11に印加される信号を第D12端子T10-12に発現する信号で除して得られた商と、第D21端子T5-21に印加される信号を第D22端子T10-22に発現する信号で除して得られた商と、が互いに実質的に等しいとして、利得μ5と定義する。
[0048]
 次に、数値シミュレーションにより第1の実施例の動作を説明する。数値シミュレーションの条件は、図2のイミタンス形成回路1のイミタンス変換生成回路5として、図3に示すインピーダンス変換生成回路5aを用いる場合を例示して説明する。基因回路9は任意に選択可能であるが、ここでは利得周波数特性に共振ピーク現象の現れる場合の一例である図4に示す基因回路9を用いる。数値シミュレーションに際しての回路定数は、表1に示す値を用いた。基因回路9の直列抵抗Rは、増幅回路9aの出力インピーダンスと増幅回路9cの入力インピーダンスに含ませてある。
[0049]
[表1]


[0050]
 図5に示す試験回路70を用いて、発現した“2端子インピーダンスz ”の特性確認用の試験を行った。この回路に於いては、イミタンス形成回路1の第1端子3と基準電位との間に端子T1を介して出力インピーダンスZSの標準信号発振器SGを接続し、更に、第2端子4と基準電位との間に負荷抵抗ZLを接続した。出力インピーダンスZSと負荷インピーダンスZLの値は、パラメータとして50Ωから変化させる場合もある。
[0051]
 数値シミュレーション結果は以下の通りである。
[0052]
 第1に、図5の試験回路70に於いて、第1端子3と、第2端子4と、を入れ替えた場合の、2端子インピーダンスz0の値の変化はみられないので、“双方向性”が満たされていることが確認できた。
[0053]
 第2に、試験回路70の負荷抵抗ZLの値を、200Ω、50Ω、0Ω(短絡)と変化させても、2端子インピーダンスz0の値の変化はみられない。このことは、図3の第1イミタンスレベル設定インピーダンスRIL1から図2のトランジスタQ1を介して接続点TEの方向に流れ入る電流i10dと、第2イミタンスレベル設定インピーダンスRIL2から図2のトランジスタQ2を介して接続点TEの方向に流れ入る電流i20dと、の符号が反対で、その絶対値が等しいことを意味する。従って、“フローティング性”が満たされていることが確認できた。
[0054]
 第3に、図6を参照して、第1インピーダンスレベル設定インピーダンスRIL1及び第2インピーダンスレベル設定インピーダンスRIL2と総合利得μtaの支配性については、以下の通りであることを説明する。第1インピーダンスレベル設定インピーダンスRIL1と第2インピーダンスレベル設定インピーダンスRIL2とは等しくRILに設定されたとする。
[0055]
 図6(a)の横軸は、図5の第1端子3に印加される入力周波数信号の周波数(Hz)であり、9900000Hzから10100000Hzまで掃引した。入力電圧は1Vに設定した。
[0056]
 図6(a)の縦軸は、図5の第1端子3の電圧e10と、第2端子4の電圧e20と、の差電圧(e10-e20)を、第1端子3から第2端子4の方向に流れる電流で割算して求めた“2端子インピーダンスz0”の絶対値である。パラメータは、イミタンスレベル設定インピーダンスRILであり、その値を、200Ω、100Ω、50Ωと、3通り選んである。
[0057]
 図6(a)に示す3つの曲線より、“2端子インピーダンスz0”の値が、3通りのイミタンスレベル設定インピーダンスRILに比例して増加することが確認できた。
また、図4の基因回路9の出力電圧最大に対応する利得最大の周波数である10MHzに於いて、“2端子インピーダンスz0”の値が最小値を呈していることから、総合利得μtaに反比例することが確認できた。
[0058]
 次に、図6(b)を用いて、“2端子インピーダンスz0”の位相特性を、信号符号切換回路7に印加される符号切換制御信号SCNTRに応じて、位相特性が、“正”と“負”との反転することができることを説明する。
[0059]
 図6(b)の縦軸は、図5の試験回路70の端子T2に於ける電圧の位相であり、単位は“ °(度)”である。横軸は、図6(a)と同じである。イミタンスレベル設定インピーダンスRILは100Ωとしてある。符号切換制御信号SCNTRに応じて、実線Aと、点線Bと、を呈する。実線Aは、周波数が増加するに従い、その位相が減少する特性を呈しているが、点線Bは、その逆に、周波数が増加するに従い、その位相が増加する特性を呈している。
[0060]
 点線Bの特性は、通常の受動部品の組合せでは実現できない特性であることを指摘する。この特性は、図2に於いて、受動部品である、コイルとコンデンサとに加えて、能動部品であるトランジスタを組み合わせたことにより実現できた特性である。
[0061]
 ≪正帰還動作と負帰還動作≫
 図3に示すインピーダンス変換生成回路5aの、第1イミタンスレベル設定インピーダンス素子RIL1の両端子には、第1端子3に印加される電圧e10と、インピーダンス変換駆動回路10の第1のトランジスタQ1のコレクタからの出力電圧(第1帰還電圧)とが印加される。第2イミタンスレベル設定インピーダンス素子RIL2の両端子には、第2端子4に印加される電圧e20と、インピーダンス変換駆動回路10の第2のトランジスタQ2のコレクタからの出力電圧(第2帰還電圧)とが印加される。
[0062]
 ここで、第1イミタンスレベル設定インピーダンス素子RIL1及び第2イミタンスレベル設定インピーダンス素子RIL2の両端に発現する電圧差の絶対値が増加する接続を“正帰還接続”と呼び、減少する接続を“負帰還接続”と呼ぶ。
[0063]
 図2と図3とに示す接続形態では、第1端子3に発現した電圧は、第1イミタンスレベル設定インピーダンス素子RIL1の両端に発現する電圧差の絶対値が増加する接続であるので、“正帰還接続”である。
何故なら、図3より第11端子と、第13端子と、に発現する電圧の位相が互いに逆相であること、及び、図2において、第12端子T5-12から第13端子T5-13に至る信号の位相が逆相であることが原因である。図2において、等価的な位相反転回路の段数(挿入個数)が奇数だから逆相になるのである。同様に、第22端子T5-22から第23端子T5-23に至る信号の位相は、逆相であり、位相反転回路の段数は奇数である。
[0064]
 “負帰還接続”にするには、位相反転回路の段数を偶数にすればよい。この為には、例えば、信号符号切換回路7のスイッチ選択を負帰還側に投入すればよい。
[0065]
 従って、正帰還接続と、負帰還接続と、の選択は、信号符号切換回路7のスイッチ選択と、位相反転回路の段数で決まる。ここで、位相反転回路による位相回転量が“π”の零を含む整数倍から著しく離れている場合には、回路内の適当な箇所に、位相シフト回路を挿入配置して所望の整数倍に調整する必要がある場合もあり得る。
[0066]
 “双方向性”を満たすためには、回路が、第1端子3と、第2端子4と、に対して“対称”であればよい。即ち、第1端子3と、第2端子4と、を交替させても、同じ機能を発揮する。
[0067]
 第1端子3と、第2端子4と、の間のインピーダンスz0は、第1端子3と第2端子4との一方から他方に流れる電流による、電圧降下、即ち、第1端子3の電圧e10と、第2端子4の電圧e20と、の電圧差(e10-e20)から、求めればよい。(オームの法則)従って、この電流を求めれば、回路の記述が完了する。
[0068]
 “フローティング性”は、電圧差(e10-e20)により、第1端子3から流れ込む電流“i10”と、第2端子4から流れ出る電流“-i20”と、が等しければ、接続点TEから、基準端子2に流れる電流が零であるので満たされる。
[0069]
 次に、図2のイミタンス形成回路1の作用を、イミタンス変換生成回路として図3のインピーダンス変換生成回路5aを用いた場合を例に取って、図1に示されるイミタンス形成回路1を用いて数式解析に基づいて説明する。図1と図2、図3の端子符号および構成要件符号は一致させてある。
数式解析に先立ち、総合利得μtaを定義する。総合利得μtaは、図2に示す各要素回路の利得(μ5,μ6,μ7,μ8,μ9、μ10)を乗じた積であり、一般には複素数である。それぞれの利得は、増幅利得である場合、或は、減衰利得である場合もあり得る。
[0070]
 さて、総合利得μtaを用いて、第1端子3から図3に示すイミタンス変換生成回路5aの第11端子T5-11に供給された信号が、図2のイミタンス変換駆動回路10の第D12端子T10-12から第1トランジスタQ1のエミッタを介して接続点TEの方向に流れる電流i 10dと、同様にして、接続点TEから第2端子4の方向に流れる電流-i 20dと、は次式で表される。
[0071]
[数2]


[0072]
 (2)式に於いて、次式(3)で表される、“総合利得条件”が満たされていれば、
[0073]
[数3]


[0074]
 電流i 10dと、電流i 20dと、に関し次の近似式(4)が成立する。
[0075]
[数4]


[0076]
 更に、次式(5)で表される“第1バランス条件”が満たされていれば、電流i 10dと、電流i 20dと、は一致する。
[0077]
[数5]


[0078]
 従って、第1端子3に発現する電圧e 10と、第2端子4に発現する電圧e 20とに起因して、接続点TEから第D02端子T10-02を介して基準電位2を含む電流路に電流が流れることはない。このことは、イミタンス変換回路1が“フローティング回路”であることを意味する。
次に、第11端子T5-11から接続点TE側を見た入力インピーダンスzin10dと、第21端子T5-21から接続点TE側を見た入力インピーダンスzin20dと、の値を求めると、両者が等しくなる。このことは、イミタンス形成回路1が“双方向性回路”であることを意味する。
これらの条件下で、2端子インピーダンスz は、次式(6)で表される。
[0079]
[数6]


[0080]
 (6)式において、増幅率μtaは、周波数特性を有する成分と、周波数特性を有しない成分とに分けられ、少なくとも周波数特性を有しない成分は、大きく可変であることを指摘しておく。
[0081]
 次に、フローティングイミタンス形成回路1の効果の説明を詳細に行う。(6)式は、以下のことを意味する。
[0082]
 負帰還接続と、正帰還接続と、の接続形態と、総合利得μtaの正負に応じて、2端子インピーダンスz は、正値と、負値と、を取り得る。このことは、負の値を有する、誘導性素子、容量性素子、抵抗素子、等を実現する。このことは、受動部品のみからでは実現できない素子値を実現することが可能であることを意味する。
[0083]
 第1インピーダンス制御インピーダンス値RIL1等に比例する値を呈するので、第1インピーダンス制御インピーダンス素子の値RIL1として、リアクタンス値を主とする値を採用すれば、そのリアクタンス値に比例する2端子インピーダンスz を呈する。
[0084]
 総合利得μtaの絶対値は、“1”以上であっても、“1”未満であっても良い。
[0085]
 次に、図7を参照して、図4に示す基因回路9の利得μ9が共振ピーク現象を有することを詳細に説明する。この場合の“2端子インピーダンスz0”を、等価回路80を用いて表すと図7のように、抵抗素子と、誘導性素子と、容量性素子との直列回路で表せる。この等価回路80は、第1端子3と、第2端子4と、基準端子2と、を有し、更に、符号切換制御信号SCNTRを入力する符号切換入力端子50と、イミタンスレベル制御信号ICNTRを入力するイミタンスレベル制御入力端子60と、周波数制御信号FCNTRを入力する周波数制御入力端子T9-3と、を有する。
符号切換制御信号SCNTRに応じて、少なくとも、誘導性素子と、容量性素子と、の両方の符号を同時に、正負反転に切り替え可能である。
[0086]
 イミタンスレベル制御信号ICNTRに応じて、誘導性素子の素子値と容量性素子の素子値を同時に可変である。その際、その2つの素子値においては、共振周波数ωが一定に維持されることが特徴である。図7では、2つの独立制御量として、誘導性素子の素子値と、共振周波数ωとにした場合を記してある。この共振周波数ωは、周波数制御信号FCNTRに応じて可変である。
[0087]
 更に、抵抗素子の素子値±Rの符号も絶対値も共に可変である。
[0088]
 次に、第1の実施例の効果を、表2を用いて更に広範囲に説明する。本発明の効果は広範囲であるので、その一部のみを説明する。インピーダンスレベル設定インピーダンスの素子値RILの値を実数(抵抗値)と限定して例示説明する。
[0089]
 表2には、第2の実施例での効果例をも列挙してあるが、ここでの説明には使用しない。
[0090]
[表2]


[0091]
 表2の第1列に、図4に示す基因回路9の周波数特性を支配する素子の一例を記してある。第2列には、それに対応する2端子インピーダンスz0を記してある。ここに、“R”は周波数依存性のないもの、Lは周波数に比例してリアクタンス値を支配するインダクタンス、Cは周波数に反比例してリアクタンス値を支配するキャパシタンスを意味する。“-”(マイナス)符号の付いているもの、例えば、“-R”は負抵抗を、“-L”、“-C”、“-(直列共振インピーダンス)”、等の呈するリアクタンス特性は、何れも周波数の増加に対するリアクタンス値の傾きが“負”であることが特徴である。この特性は、受動回路のみを用いては得られない特性である。“反濾波特性インピーダンス”は、“濾波特性”に反比例する特性を呈する値を意味する。
[0092]
 また、第1インピーダンスレベル設定インピーダンスRIL1と、第2インピーダンスレベル設定インピーダンスRIL2と、の両方を、誘導性素子、或は、容量性素子、とする場合、上記表2の値に、“j”を掛け算した値が得られる。ここに、“j”は虚数単位、“ω”は角周波数である。“∝”は比例することを意味する。
[0093]
 2端子インピーダンスz0の値については、インピーダンス制御素子RILの素子値と、基因回路の利得を含む総合利得μtaの絶対値と、或はその符号と、の少なくとも何れか一つを外部信号に応じて変えることにより、広範囲な特性対応やスケーリングが可能である。
[0094]
 総合利得μtaが十分大きく、極端な周波数特性を持たなければ、“所望の2端子インピーダンスz ”は、“0(零)”を呈する所謂、“疑似短絡回路”を構成する。
[0095]
 増幅回路を用いた各種4端子行列で表現できる基因回路9の利得を含む総合利得μtに反比例する“双方向性フローティング形式2端子インピーダンス回路”を実現することにより、耐雑音性に優れたバランス型回路(8端子行列で表現できる回路網)の合成実現に大きな自由度を与える一つの要素回路を提供するものと言える。
[0096]
 基因回路9の呈する利得における、不要な実数成分を削減することにより、例えば、利得の虚数成分を主とする、大きな値の実効Q値を有する双方向性フローティング型直列共振回路を実現する。
[0097]
 <第2の実施例>
 本実施例では、図2のイミタンス形成回路1の構成要件であるイミタンス変換生成回路5として、アドミタンス変換生成回路5bを用いる場合を説明する。
[0098]
 この回路形式の特徴は、発現する2端子イミタンスの関係が、既に説明を行ったイミタンス変換生成回路5としてインピーダンス変換生成回路5aを用いる場合に対して、それぞれの回路が呈する2端子イミタンスの定性的関係が、互いに逆数関係にあることである。
[0099]
 従って、図8に示すアドミタンス変換生成回路5bを図2のイミタンス変換生成回路5として用いると、図2に示すイミタンス形成回路1は、双方向性フローティング型アドミタンス変換回路1として動作する。
[0100]
 以下に詳細に説明する。図2に示すイミタンス形成回路1のイミタンス変換生成回路5の端子符号と、図8に示すアドミタンス変換生成回路5bの端子符号と、は一致させてある。
[0101]
 アドミタンス変換生成回路5bは、第11端子T5-11と、第12端子T5-12と、第13端子T5-13(第1帰還信号入力端子とも言う)と、第14端子T5-14と、第21端子T5-21と、第22端子T5-22と、第23端子T5-23(第2帰還信号入力端子とも言う)と、第24端子T5-24と、を有する。
[0102]
 アドミタンス変換生成回路5bにおいて、第11端子T5-11は、接続点T10、端子T11を介して、第1トランジスタQ1のベースに接続される。第1トランジスタQ1のコレクタは、接続子T12において、直流電位V11に一方の端子を接続する第11イミタンスレベル設定インピーダンスRIL11の他方の端子と、端子T13を介して端子T5-12端子と、に接続される。第13端子T5-13は、接続点T15を介して第2トランジスタQ2のベースに接続される。第2トランジスタQ2のコレクタは、直流電位V12に一方の端子を接続する第12イミタンスレベル設定インピーダンスRIL12の他方の端子に接続される。第1トランジスタQ1のエミッタと、第2トランジスタQ2のエミッタと、エミッタ共通インピーダンスREの一方の端子と、は接続点T16にて互いに接続される。
[0103]
 第21端子T5-21は、接続点T20、端子T21を介して、第3トランジスタQ3のベースに接続される。第3トランジスタQ3のコレクタは、接続点T22において、直流電位V21に一方の端子を接続する第21イミタンスレベル設定インピーダンスRIL21の他方の端子と、端子T23を介して第22端子T5-22と、に接続される。第23端子T5-23は、端子T25を介して第4トランジスタQ4のベースに接続される。第4トランジスタQ4のコレクタは、直流電位V22に一方の端子を接続する第22イミタンスレベル設定インピーダンスRIL22の他方の端子に接続される。第3トランジスタQ3のエミッタと、第4トランジスタQ4のエミッタと、エミッタ共通インピーダンスREの他方の端子と、は接続点T26にて互いに接続される。
[0104]
 第14端子T5-14は接続点T10に接続され、第24端子T5-24は接続点T20に接続される。
[0105]
 次に、第2の実施例の効果について説明する。第2の実施例で実現できる2端子イミタンスとしてのアドミタンスの種類としては、その等価回路が並列共振回路に対応する場合である。
表2の第2の実施例の列に、“2端子アドミタンスy0”の実現例の一部を列挙してある。
次に、第2の実施例の動作を図8に基づいて説明する。図2のイミタンス変換生成回路5として図8に示すアドミタンス変換生成回路5bを用いた場合、図2の回路は直列加算型帰還回路を構成している。
即ち、図8の端子T16と端子T26との間のエミッタ共通インピーダンスREには、第11端子T5-11に印加された信号と,端子T5-13とに印加された信号と、が“電圧”として加算又は減算されるように作用動作する。同様に、第21端子T5-21に印加された信号と,端子T5-23とに印加された信号と、が“電圧”として加算又は減算されるように作用動作する。
[0106]
 従って、第2の実施例に於いては、“電圧”として加算又は減算されることから、アドミタンス変換生成回路として動作する。このことは、第1の実施例における図3に示したインピーダンス変換生成回路5aが“電流”として加算又は減算されるように作用動作することとは、本質的に異なる。
次に、図9を参照して、シミュレーション結果について説明する。シミュレーションの条件は、4つのトランジスタの電流増幅率は99とし、エミッタ共通インピーダンスREを8kΩとした。その他のパラメータは表1の通りである。
[0107]
 図9の横軸と縦軸は、図6(a)と同じである。図9より、第1端子3と第2端子4との間に発現するインピーダンスは、4つのトランジスタのそれぞれのコレクタと直流電源との間に接続される抵抗の抵抗値に比例し、且つ、基因回路の利得を含む総合利得に比例することが分かる。
次にアドミタンス変換生成回路5bを用いた場合のフローティングイミタンス形成回路1の動作を、数式を用いて説明する。
[0108]
 フローティングイミタンス変換回路1の第1端子3と第2端子4との間の入力インピーダンスZin(入力アドミッタンスy0の逆数)は、次式で良く近似できる。
[0109]
[数7]


[0110]
 ここに、R IL11と、R IL12と、R IL21と、R IL22と、は4つのトランジスタQ1とQ2とQ3とQ4と、のそれぞれのコレクタ端子と直流電源との間に配置される抵抗であり、すべてが等しくR ILとしてある。
βは4つのトランジスタQ1、Q2、Q3、及びQ4の電流増幅率であり、等しいとしてある。
[0111]
 μtaは、第12端子T5-12から、第13端子T5-13に至る利得を含む総合利得、及び、第22端子T5-22から、第23端子T5-23に至る利得を含む総合利得であり、容易に等しく設定できるので、等しいとしてある。またこの値は、一般には複素量である。また、正負の符号は、負帰還動作、正帰還動作に対応する。
[0112]
 次に、図8に示すアドミタンス変換生成回路5bを用いた場合の“正帰還接続”と“負帰還接続”について言及する。この場合は、接続点T16と接続点T26との間を流れる電流の絶対値が増加する接続を“正帰還接続”と、及び、減少する接続を“負帰還接続”と呼ぶことは同じである。この為には、例えば、端子T5-11と端子T5-13との間の位相関係が、 “正帰還接続”或は、“負帰還接続”を支配する。表2に示されるように、第2の実施例において基因回路9の支配伝達特性から得られる2端子イミタンスは、第1の実施例における2端子イミタンスに対して、定性的に逆数関係にあることが特徴である。
[0113]
 その他の変形実施例を以下に列挙する。
[0114]
 1.本発明では、“フローティング性”と言う文言に、所謂“フローティング性”に加えて、性能発現端子と性能制御端子との間の“分離性”なる性能を合わせて、“フローティング性”と称することにする。この分離性は、例えば、図2のトランジスタQ1、Q2のベース・コレクタ間の分離性により支配される。この分離性を拡大する為に、カスコード接続することも一つの方法である。
[0115]
 2.基因回路9は、一方向性3端子回路、双方向性3端子回路、2端子回路、等如何なる回路であっても良い。また、必ずしも増幅効果を含む必要はない。又、基因回路の周波数特性を支配する素子として“-L”と“+C”と組合せる虚共振回路も可能である。
[0116]
 3.フローティング性能の拘束を取り除くことにより、更に広範囲の“2端子イミタンス様”の特性、即ち、複素平面上での振舞を、単純な円線形状から更に広範囲に制御することができる。

符号の説明

[0117]
1 イミタンス形成回路
2 基準端子
3 入力端子
4 出力端子
5 イミタンス変換生成回路
5a インピーダンス変換生成回路
5b アドミダンス変換生成回路
RIL1 第1イミタンスレベル設定インピーダンス
RIL2 第2イミタンスレベル設定インピーダンス
6 差信号検出回路
7 信号符号切換回路
8 イミタンスレベル可変回路
9 基因回路
TE 接続点
10 イミタンス変換制御回路(電流供給回路)

請求の範囲

[請求項1]
 1対の上流及び下流接続端子と、少なくとも2つの基因回路接続端子と、前記上流及び下流接続端子の各々に現れる入力側電位差を表す電位差信号を前記基因回路接続端子の一方に供給する差電圧検出回路と、前記基因回路接続端子の他方に現れる基因電位と基準電位端子の基準電位との出力側電位差に応じた大きさの上流電流を前記上流接続端子から吸い込みかつ前記上流電流に等しい下流電流を前記下流接続端子に供給する電流供給回路と、を含むことを特徴とするフローティングイミタンス形成回路。
[請求項2]
 前記電流供給回路は、各々が第1及び第2動作端子と増幅制御端子とを有する1対のトランジスタを含み、前記第1動作端子同士が互いに接続され且つ共通電流源に接続され、前記第2動作端子の各々に個別電流源が接続され、前記トランジスタの一方の前記増幅制御端子に前記基因電位が入力され、前記トランジスタの他方の前記増幅制御端子に前記基準電位が入力され、前記トランジスタの一方の前記第2動作端子に第1イミタンス素子を介して前記上流電流が入力され、前記トランジスタの他方の前記第2動作端子から第2イミタンス素子を介して前記下流電流が出力されることを特徴とする請求項1に記載のフローティングイミタンス形成回路。
[請求項3]
 前記差電圧検出回路は、前記上流接続端子に現れる上流側電位から前記下流接続端子に現れる下流側電位を減算して正極電位差を生成すると共に、前記下流接続端子に現れる下流側電位から前記上流接続端子に現れる上流側電位を減算して負極電位差を生成し、前記正極及び負極電位差のうちの一方を表す信号を前記電位差信号とすることを特徴とする請求項1に記載のフローティングイミタンス形成回路。
[請求項4]
 前記差電圧検出回路は、入力切換制御信号に応じて前記正極及び負極電位差のうちの一方を選択し、当該選択された電位差を示す信号を前記電位差信号とすることを特徴とする請求項3に記載のフローティングイミタンス形成回路。
[請求項5]
 前記差電圧検出回路は、入力外部制御信号に応じて前記電位差信号のイミタンスレベルを変更するイミタンスレベル変更手段を更に含むことを特徴とする請求項3に記載のフローティングイミタンス形成回路。
[請求項6]
 1対の上流及び下流接続端子と、少なくとも2つの端子を有する基因回路と、前記上流及び下流接続端子の各々に現れる入力側電位差を表す電位差信号を前記基因回路の一方の端子に供給する差電圧検出回路と、前記基因回路の他方の端子に現れる基因電位と基準電位端子の基準電位との出力側電位差に応じた大きさの上流電流を前記上流接続端子から吸い込みかつ前記上流電流に等しい下流電流を前記下流接続端子に供給する電流供給回路と、を含むことを特徴とするフローティングイミタンス回路。

図面

[ 図 1]

[ 図 2]

[ 図 3]

[ 図 4]

[ 図 5]

[ 図 6]

[ 図 7]

[ 図 8]

[ 図 9]