処理中

しばらくお待ちください...

設定

設定

出願の表示

1. WO2021079423 - 表示装置およびその駆動方法

Document

明 細 書

発明の名称 表示装置およびその駆動方法

技術分野

0001  

背景技術

0002   0003   0004  

先行技術文献

特許文献

0005  

発明の概要

発明が解決しようとする課題

0006   0007  

課題を解決するための手段

0008   0009  

発明の効果

0010  

図面の簡単な説明

0011  

発明を実施するための形態

0012   0013   0014   0015   0016   0017   0018   0019   0020   0021   0022   0023   0024   0025   0026   0027   0028   0029   0030   0031   0032   0033   0034   0035   0036   0037   0038   0039   0040   0041   0042   0043   0044   0045   0046   0047   0048   0049   0050   0051   0052   0053   0054   0055   0056   0057   0058   0059   0060   0061   0062   0063   0064   0065   0066   0067   0068   0069   0070   0071   0072   0073   0074  

符号の説明

0075  

請求の範囲

1   2   3   4   5   6   7   8   9   10   11   12   13   14   15   16   17   18   19   20  

図面

1   2   3   4   5   6   7   8   9A   9B   9C   9D   9E   9F   10   11   12   13   14  

明 細 書

発明の名称 : 表示装置およびその駆動方法

技術分野

[0001]
 本発明は、表示装置に関し、特に、電流駆動型の発光素子を含む画素回路を備えた表示装置に関する。

背景技術

[0002]
 近年、有機エレクトロルミネッセンス(Electro Luminescence:以下、ELという)素子を含む画素回路を備えた有機EL表示装置が実用化されている。有機EL表示装置の画素回路は、有機EL素子に加えて、駆動トランジスタや書き込み制御トランジスタなどを含んでいる。これらのトランジスタには、薄膜トランジスタ(Thin Film Transistor:以下、TFTという)が使用される。有機EL素子は、流れる電流の量に応じた輝度で発光する電流駆動型の発光素子である。駆動トランジスタは、有機EL素子と直列に設けられ、有機EL素子に流れる電流の量を制御する。
[0003]
 有機EL素子と駆動トランジスタの特性には、ばらつきや変動が発生する。このため、有機EL表示装置において高画質表示を行うためには、これらの素子の特性のばらつきや変動を補償する必要がある。有機EL表示装置については、素子の特性の補償を画素回路の内部で行う方法(内部補償)と、素子の特性の補償を画素回路の外部で行う方法(外部補償)とが知られている。外部補償を行う有機EL表示装置は、画素回路の内部を流れる電流(具体的には、有機EL素子または駆動トランジスタを流れる電流)を画素回路の外部で測定し、測定結果に基づき画素回路の外部で映像信号を補正する。
[0004]
 有機EL表示装置の画素回路は、有機EL素子の発光を制御する発光制御トランジスタを含むことがある。特許文献1には、発光制御トランジスタを含む画素回路を備え、外部補償を行う有機EL表示装置が記載されている。

先行技術文献

特許文献

[0005]
特許文献1 : 国際公開第2014/141958号

発明の概要

発明が解決しようとする課題

[0006]
 外部補償を行う有機EL表示装置は、画面を表示しながら画素回路の内部を流れる電流を測定することが好ましい。しかしながら、画面を表示しながら電流を測定するためには、測定対象の画素回路を選択するために特別な方法で走査線を駆動する必要がある。このため、走査線駆動回路の構成や動作が複雑になる、表示画面が影響を受けるなどの問題が発生する。
[0007]
 それ故に、画面を表示しながら画素回路内の素子の特性を容易に測定できる表示装置を提供することが課題として挙げられる。

課題を解決するための手段

[0008]
 上記の課題は、例えば、複数の走査線と、複数の発光制御線と、複数のデータ線と、行方向および列方向に配置された複数の画素回路と、前記走査線、前記発光制御線、および、前記データ線を駆動することにより、前記画素回路に対してデータ電位を書き込む駆動回路とを備え、前記画素回路は、発光素子、および、前記発光素子に流れる電流の量を制御する駆動トランジスタを含み、前記駆動回路は、モニタモードを有し、モニタモードのフレーム期間では、前記画素回路の行に対して、順に遅れる同じ長さの非発光期間を設定し、前記画素回路の行の中から測定対象の行をモニタ行として選択し、前記モニタ行の非発光期間と部分的に重なるモニタ期間を設定し、前記モニタ期間において前記モニタ行の画素回路内の発光素子または駆動トランジスタの特性を測定する表示装置によって解決することができる。
[0009]
 また、上記の課題は、複数の走査線と、複数の発光制御線と、複数のデータ線と、行方向および列方向に配置され、発光素子、および、前記発光素子に流れる電流の量を制御する駆動トランジスタを含む複数の画素回路とを含む表示装置の駆動方法であって、前記画素回路の行に対して、順に遅れる同じ長さの非発光期間を設定するステップと、前記画素回路の行の中から測定対象の行をモニタ行として選択するステップと、前記モニタ行の非発光期間と部分的に重なるモニタ期間を設定するステップと、前記モニタ期間において前記モニタ行の画素回路内の発光素子または駆動トランジスタの特性を測定するステップとを備えた表示装置の駆動方法によっても解決することができる。

発明の効果

[0010]
 上記の表示装置およびその駆動方法によれば、モニタ行を含む所定範囲の行の画素回路に含まれる発光素子を非発光状態に制御して、画素回路内の素子の特性を測定することにより、表示画面が影響を受けることを防止することができる。また、画素回路の行に対して上記の非発光期間を簡単な回路を用いて設定することができる。したがって、画面を表示しながら画素回路内の素子の特性を容易に測定することができる。

図面の簡単な説明

[0011]
[図1] 第1の実施形態に係る表示装置の構成を示すブロック図である。
[図2] 図1に示す表示装置の画素回路の回路図である。
[図3] 図1に示す表示装置の走査線の選択タイミングを示す図である。
[図4] 図1に示す表示装置の通常モードのタイミングチャートである。
[図5] 図1に示す表示装置のモニタモードの表示画面の非発光部を示す図である。
[図6] 図1に示す表示装置のモニタモードの動作を示す図である。
[図7] 図1に示す表示装置のモニタモードのタイミングチャートである。
[図8] 図7の一部を示すタイミングチャートである。
[図9A] 図2に示す画素回路のモニタ期間内の動作を示す図である。
[図9B] 図2に示す画素回路のモニタ期間内の動作を示す図である。
[図9C] 図2に示す画素回路のモニタ期間内の動作を示す図である。
[図9D] 図2に示す画素回路のモニタ期間内の動作を示す図である。
[図9E] 図2に示す画素回路のモニタ期間後の動作を示す図である。
[図9F] 図2に示す画素回路のモニタ期間後の動作を示す図である。
[図10] 図1に示す表示装置の走査線駆動回路の構成を示すブロック図である。
[図11] 図10に示す走査線駆動回路の単位回路の回路図である。
[図12] 第2の実施形態に係る表示装置のモニタモードのタイミングチャートである。
[図13] 第3の実施形態に係る表示装置のモニタモードのタイミングチャートである。
[図14] 第1変形例に係る表示装置のモニタモードのタイミングチャートである。

発明を実施するための形態

[0012]
 (第1の実施形態)
 図1は、第1の実施形態に係る表示装置の構成を示すブロック図である。図1に示す表示装置10は、表示部11、表示制御回路12、走査線/制御線駆動回路13、データ線駆動/電流測定回路14、および、補正回路15を備えた有機EL表示装置である。以下、mおよびnは2以上の整数、iおよびkは1以上m以下の整数、jは1以上n以下の整数であるとする。図1の水平方向を「行方向」、図1の垂直方向を「列方向」という。
[0013]
 表示部11は、m本の走査線G1~Gm、m本のモニタ制御線M1~Mm、m本の発光制御線E1~Em、n本のデータ線S1~Sn、および、(m×n)個の画素回路20を含んでいる。走査線G1~Gm、モニタ制御線M1~Mm、および、発光制御線E1~Emは、行方向に延伸し、互いに平行に配置される。データ線S1~Snは、列方向に延伸し、走査線G1~Gmと直交するように互いに平行に配置される。走査線G1~Gmとデータ線S1~Snは、(m×n)箇所で交差する。(m×n)個の画素回路20は、走査線G1~Gmとデータ線S1~Snの交点に対応して配置される。画素回路20には、図示しない導電性部材を用いて、ハイレベル電源電位ELVDDとローレベル電源電位ELVSSが供給される。
[0014]
 表示制御回路12は、走査線/制御線駆動回路13に対して制御信号C1を出力し、データ線駆動/電流測定回路14に対して制御信号C2を出力し、補正回路15に対して映像信号D1を出力する。走査線/制御線駆動回路13は、走査線駆動回路と制御線駆動回路(いずれも図示せず)を一体化したものである。走査線/制御線駆動回路13は、制御信号C1に基づき、走査線G1~Gm、モニタ制御線M1~Mm、および、発光制御線E1~Emを駆動する。
[0015]
 データ線駆動/電流測定回路14は、データ線駆動回路と電流測定回路(いずれも図示せず)を一体化したものである。データ線駆動/電流測定回路14は、制御信号C2と補正回路15から出力された補正後の映像信号D2とに基づき、データ線S1~Snを駆動する。また、データ線駆動/電流測定回路14は、制御信号C2に基づき、画素回路20の内部を流れる電流をデータ線S1~Snを経由して測定し、測定結果X1を補正回路15に対して出力する。補正回路15は、測定結果X1に基づき映像信号D1を補正し、補正後の映像信号D2をデータ線駆動/電流測定回路14に対して出力する。
[0016]
 走査線/制御線駆動回路13とデータ線駆動/電流測定回路14は、走査線G1~Gm、モニタ制御線M1~Mm、発光制御線E1~Em、および、データ線S1~Snを駆動することにより、画素回路20に対してデータ電位を書き込む駆動回路として機能する。駆動回路は、通常モードとモニタモードを有する。通常モードでは、駆動回路は、映像信号に基づき画面を表示する表示処理を行う。モニタモードでは、駆動回路は、表示処理に加えて、画素回路の内部を流れる電流を画素回路の外部で測定するモニタ処理を行う。モニタ処理は、1フレーム期間内に1行の画素回路について行われる。モニタ処理の対象となる「モニタ行」、モニタ処理を行う期間を「モニタ期間」という。
[0017]
 なお、図1では、表示部11の1辺に沿って1個の走査線/制御線駆動回路13を設け、走査線G1~Gmなどを1個の走査線/制御線駆動回路13を用いて左端から駆動することとした。これに代えて、表示部11の対向する2辺に沿って2個の走査線/制御線駆動回路13をそれぞれ設け、走査線G1~Gmなどを2個の走査線/制御線駆動回路13を用いて両端から駆動してもよい。
[0018]
 図2は、画素回路20の回路図である。図2には、i行j列目の画素回路20が記載されている。画素回路20は、TFT21~24、有機EL素子25、および、コンデンサ26を含み、走査線Gi、モニタ制御線Mi、発光制御線Ei、および、データ線Sjに接続される。TFT21~24は、Nチャネル型トランジスタである。
[0019]
 TFT21のドレイン端子には、ハイレベル電源電位ELVDDが印加される。TFT21のソース端子は、TFT24のドレイン端子に接続される。TFT24のソース端子は、有機EL素子25のアノード端子に接続される。有機EL素子25のカソード端子には、ローレベル電源電位ELVSSが印加される。TFT22、23の一方の導通端子(図2では左側の端子)は、データ線Sjに接続される。TFT22の他方の導通端子は、TFT21のゲート端子に接続される。TFT23の他方の導通端子は、TFT21のソース端子とTFT24のドレイン端子に接続される。TFT22、23、24のゲート端子は、それぞれ、ゲート線Gi、モニタ制御線Mi、および、発光制御線Eiに接続される。コンデンサ26は、ハイレベル電源電位ELVDDを有する導電性部材とTFT21のゲート端子との間に設けられる。
[0020]
 有機EL素子25は、発光素子として機能する。TFT21は、発光素子に流れる電流の量を制御する駆動トランジスタとして機能する。TFT22は、走査線Giに接続された制御端子を有し、データ電位の書き込みを制御する書き込み制御トランジスタとして機能する。TFT23は、モニタ制御線Miに接続された制御端子を有するモニタ制御トランジスタとして機能する。TFT24は、発光制御線Eiに接続された制御端子を有し、発光素子の発光を制御する発光制御トランジスタとして機能する。
[0021]
 図3は、走査線G1~Gmの選択タイミングを示す図である。走査線G1~Gmの選択タイミングは、通常モードとモニタモードでは異なる。通常モード(図3(a))では、フレーム期間の全体が走査期間になる。走査線G1~Gmは、走査期間において1水平期間ずつ順に選択される。
[0022]
 モニタモード(図3(b))では、フレーム期間内に1個のモニタ期間が設定され、それ以外の部分は走査期間となる。例えばk行目がモニタ行のとき、モニタ期間は走査線Gk-1の選択期間の後に設定される。走査線G1~Gk-1は、モニタ期間よりも前の走査期間において1水平期間ずつ順に選択される。走査線Gk~Gnは、モニタ期間よりも後の走査期間において1水平期間ずつ順に選択される。次のフレーム期間では(k+1)行目がモニタ行として選択され、その次のフレーム期間では(k+2)行目がモニタ行として選択される。モニタ行は、画素回路20のm行の中から順に選択される。
[0023]
 図4は、表示装置10の通常モードのタイミングチャートである。図4には、2個のフレーム期間における信号線の電位の変化が記載されている。通常モードでは、モニタ制御線M1~Mmにはローレベル電位が固定的に印加され、発光制御線E1~Emにはハイレベル電位が固定的に印加される。ハイレベル電位は画素回路20内のTFTがオンするオン電位であり、ローレベル電位は画素回路20内のTFTがオフするオフ電位である。通常モードでは、すべての画素回路20において、TFT23はオフし、TFT24はオンする。
[0024]
 i番目の水平期間では、走査線Giにはハイレベル電位が印加され、他の走査線にはローレベル電位が印加される。このため、i行目の画素回路20に含まれるTFT22はオンし、i行目の画素回路20は一括して選択される。データ線S1~Snには、補正後の映像信号D2に応じたn個のデータ電位がそれぞれ印加される。このため、i行目の画素回路20では、TFT21のゲート電位は対応するデータ線に印加されたデータ電位に等しくなり、コンデンサ26にはデータ電位に応じた量の電荷が蓄積される。このようにして、データ線S1~Snに印加されたn個のデータ電位は、i行目の画素回路20にそれぞれ書き込まれる。
[0025]
 i番目以外の水平期間では、走査線Giにローレベル電位が印加される。このため、i行目の画素回路20に含まれるTFT22はオフする。i行目の画素回路20では、データ電位が書き込まれた後、ハイレベル電源電位ELVDDを有する導電性部材からローレベル電源電位ELVSSを有する導電性部材にTFT21、24と有機EL素子25を通過する電流が流れる。この電流の量は、データ電位に応じて変化する。したがって、有機EL素子25は、データ電位に応じた輝度で発光する。
[0026]
 図5は、表示装置10のモニタモードの表示画面の非発光部を示す図である。図5に示すように、モニタモードでは、表示画面30に帯状の非発光部31が設定され、残りの部分は発光部32となる。走査線/制御線駆動回路13は、発光制御線E1~Emを駆動することにより、発光部32内の画素回路20に含まれる有機EL素子25を発光状態に制御し、非発光部31内の画素回路20に含まれる有機EL素子25を非発光状態に制御する。
[0027]
 非発光部31は、フレーム期間の開始付近では表示画面30内で最も上の位置にある。非発光部31は、フレーム期間内に表示画面内を上から下に移動し、フレーム期間の終了付近では表示画面30内で最も下の位置にある。モニタ処理の大部分は、モニタ行が非発光部31に含まれている間に行われる。例えば、k行目がモニタ行のときには、モニタ処理の大部分は、k行目の画素回路20が非発光部31に含まれている間に行われる。
[0028]
 図6は、表示装置10のモニタモードの動作を示す図である。図6には、k行目がモニタ行であるフレーム期間における動作と、(k+1)行目がモニタ行であるフレーム期間における動作とが記載されている。図6において、実線の短い矢印は各行の画素回路20の書き込み期間を示し、破線の矢印は各行の画素回路20の発光期間を示し、2個の発光期間に挟まれた空白期間は各行の画素回路20の非発光期間を示し、白抜きの矢印はモニタ期間を示す。モニタ期間以外の期間は走査期間となる。書き込み期間はTFT22がオンする期間、発光期間はTFT24がオンする期間、非発光期間はTFT24がオフする期間である。
[0029]
 k行目がモニタ行であるフレーム期間について説明する。1行目の画素回路20の書き込み期間は、フレーム期間の開始付近に設定される。1行目の画素回路20の非発光期間は、1行目の画素回路20の書き込み期間の後に設定される。より詳細には、1行目の画素回路20の非発光期間は、1行目の画素回路20の書き込み期間の終了よりも1水平期間よりも短い時間遡ったときに開始し、所定時間後に終了する。2行目の画素回路20の非発光期間は、1行目の画素回路20の非発光期間よりも1水平期間だけ遅れる。同様に、3~m行目の画素回路20の非発光期間は、それぞれ、2~(m-1)行目の画素回路20の非発光期間よりも1水平期間だけ遅れる。モニタ期間は、k行目の画素回路20の非発光期間と部分的に重なる。モニタ期間の大部分は、k行目の画素回路の非発光期間に含まれる。
[0030]
 2行目の画素回路20の書き込み期間は、1行目の画素回路20の書き込み期間よりも1水平期間だけ遅れる。同様に、3~(k-1)行目の画素回路20の書き込み期間は、それぞれ、2~(k-2)行目の画素回路20の書き込み期間よりも1水平期間だけ遅れる。k行目の画素回路20の書き込み期間は、モニタ期間の後に設定される。(k+1)行目の画素回路20の書き込み期間は、k行目の画素回路20の書き込み期間よりも1水平期間だけ遅れる。同様に、(k+2)~m行目の画素回路20の書き込み期間は、(k+1)~(m-1)行目の画素回路20の書き込み期間よりも1水平期間だけ遅れる。各行の画素回路20について、非発光期間以外の期間は発光期間となる。
[0031]
 図7は、表示装置10のモニタモードのタイミングチャートである。図7には、k行目がモニタ行であるフレーム期間と(k+1)行目がモニタ行であるフレーム期間とに含まれる、(k-1)行目の画素回路20の選択期間から(k+2)行目の画素回路20の選択期間までの期間における信号線の電位の変化が記載されている。
[0032]
 k行目がモニタ行であるフレーム期間について説明する。このフレーム期間では、(k-1)行目、(k+1)行目、および、(k+2)行目はモニタ行ではない。このため、モニタ制御線Mk-1、Mk+1、Mk+2にはローレベル電位が固定的に印加される。走査線Gk-1には、(k-1)番目の水平期間ではハイレベル電位が印加され、それ以外ではローレベル電位が印加される。発光制御線Ek-1には、(k-1)番目の水平期間の終了から1水平期間よりも短い時間遡った時点から所定時間に亘ってローレベル電位が印加され、それ以外ではハイレベル電位が印加される。発光制御線Ek~Ek+2の電位は、それぞれ、発光制御線Ek-1~Ek+1の電位よりも1水平期間だけ遅れて同様に変化する。
[0033]
 走査線Gkには、モニタ期間の開始から2水平期間に亘ってハイレベル電位が印加され、モニタ期間の終了から1水平期間に亘ってハイレベル電位が印加され、それ以外ではローレベル電位が印加される。モニタ制御線Mkには、モニタ期間の開始から1水平期間に亘ってハイレベル電位が印加され、モニタ期間の開始から2水平期間進んだ時点から4水平期間に亘ってハイレベル電位が印加され、それ以外ではローレベル電位が印加される。走査線Gk+1には、走査線Gkに2回目にハイレベル電位が印加された期間から1水平期間だけ遅れて1水平期間に亘ってハイレベル電位が印加され、それ以外ではローレベル電位が印加される。走査線Gk+2の電位は、走査線Gk+1よりも1水平期間だけ遅れて同様に変化する。
[0034]
 図8は、図7の一部を示すタイミングチャートである。図8には、k行目がモニタ行であるフレーム期間に含まれるモニタ期間およびその前後について信号線の電位の変化が記載されている。図9A~図9Dは、画素回路20のモニタ期間内の動作を示す図である。図9Eおよび図9Fは、画素回路20のモニタ期間後の動作を示す図である。図9A~図9Fにおいて、破線の矢印はデータ線Sjの電位が画素回路20内のノードに印加されることを示し、実線の矢印は画素回路20の内部を流れる電流を示す。
[0035]
 図8および図9A~図9Fを参照して、k行目の画素回路20(モニタ行の画素回路20)の動作を説明する。図8に示すように、モニタ期間には、時刻t1から時刻t2までの初期化期間、時刻t2から時刻t3までのモニタ用電位書き込み期間、時刻t3から時刻t4までの安定化期間、時刻t4から時刻t5までの測定期間、および、時刻t5から時刻t6までのA/D変換期間が含まれる。時刻t6から時刻t7までの期間は、モニタ期間の後に設定された、k行目の画素回路20の書き込み期間である。
[0036]
 時刻t1より前では、走査線Gkおよびモニタ制御線Mkの電位はローレベル、発光制御線Ekの電位はハイレベルである。このため、k行目の画素回路20では、TFT22、23はオフ状態、TFT24はオン状態である。
[0037]
 時刻t1から1水平期間よりも短い時間遡った時点で、発光制御線Ekの電位はローレベルに変化する。これに伴い、TFT24はオフする。時刻t1において、走査線Gkおよびモニタ制御線Mkの電位はハイレベルに変化する。これに伴い、TFT22、23はオンする。初期化期間では、データ線Sjに初期化電位Vinitが印加される。したがって、TFT21のゲート電位とソース電位は、初期化電位Vinitに等しくなる(図9A)。
[0038]
 時刻t2において、モニタ制御線Mkの電位はローレベルに変化する。これに伴い、TFT23はオフする。モニタ用電位書き込み期間では、データ線Sjにモニタ用電位Vmonが印加される。TFT22は引き続きオン状態にあるので、TFT21のゲート電位はモニタ用電位Vmonに等しくなる(図9B)。
[0039]
 時刻t3において、走査線Gkの電位はローレベルに変化し、モニタ制御線Mkの電位はハイレベルに変化する。これに伴い、TFT22はオフし、TFT23はオンする。安定化期間では、ハイレベル電源電位ELVDDを有する導電性部材からデータ線SjにTFT21、23を経由するモニタ電流Imonが流れる(図9C)。安定化期間は、モニタ電流Imonを一定にするために設けられる。
[0040]
 時刻t4では、モニタ電流Imonはほぼ一定である。測定期間では、データ線駆動/電流測定回路14に含まれる電流測定回路は、データ線Sjに流れるモニタ電流Imonを測定する。
[0041]
 時刻t5において、モニタ制御線Mkの電位はローレベルに変化する。これに伴い、TFT23はオフし、モニタ電流Imonは流れなくなる(図9D)。A/D変換期間では、データ線駆動/電流測定回路14に含まれるA/D変換回路(図示せず)は、測定したモニタ電流Imonをデジタル値に変換する。その後の走査期間において、データ線駆動/電流測定回路14は、得られたデジタル値をモニタ電流Imonの測定結果X1として補正回路15に対して出力する。測定結果X1は、TFT21の特性の測定結果である。
[0042]
 時刻t6から1水平期間よりも短い時間遡った時点で、発光制御線Ekの電位はハイレベルに変化する。これに伴い、TFT24はオンする。時刻t6において、走査線Gkの電位はハイレベルに変化する。これに伴い、TFT22はオンする。書き込み期間では、データ線Sjに補正後の映像信号D2に応じたデータ電位Vdataが印加される(図9E)。したがって、TFT21のゲート電位は、データ電位Vdataに等しくなる。
[0043]
 データ電位Vdataが書き込まれた後、ハイレベル電源電位ELVDDを有する導電性部材からローレベル電源電位ELVSSを有する導電性部材にTFT21、24と有機EL素子25を通過する電流Idataが流れる。電流Idataの量は、データ電位Vdataに応じて変化する。したがって、有機EL素子25は、データ電位Vdataに応じた輝度で発光する(図9F)。
[0044]
 時刻t7において、走査線Gkの電位はローレベルに変化する。これに伴い、TFT22はオフする。時刻t7以降、有機EL素子25は、引き続きデータ電位Vdataに応じた輝度で発光する。
[0045]
 このように画素回路20の行には、1水平期間ずつ遅れる同じ長さの非発光期間が設定される(図6)。モニタ期間は、モニタ行の非発光期間と部分的に重なるように設定される(図7および図8)。モニタ期間では、モニタ行の画素回路20内のTFT21の特性が設定される(図9A~図9D)。モニタ行よりも先に選択される行の画素回路20に対するデータ電位の書き込みは、対応する非発光期間の前に開始される。この場合の書き込みは、対応する非発光期間の開始から1水平期間よりも短い時間遡った時点から開始される。モニタ行、および、モニタ行よりも後に選択される行の画素回路20に対するデータ電位の書き込み期間は、対応する非発光期間の後に設けられる。この場合の書き込みは、対応する非発光期間の終了から1水平期間よりも短い時間進んだ時点から開始される(図7)。各種期間の設定と、走査線G1~Gm、モニタ制御線M1~Mm、発光制御線E1~Em、および、データ線S1~Snの駆動とは、走査線/制御線駆動回路13とデータ線駆動/電流測定回路14によって行われる。
[0046]
 走査線/制御線駆動回路13は、走査線G1~Gmを駆動する走査線駆動回路、モニタ制御線M1~Mmを駆動するモニタ制御線駆動回路、および、発光制御線E1~Emを駆動する発光制御線駆動回路を含んでいる。これらの回路は、図4および図7に示すタイミングで走査線G1~Gm、モニタ制御線M1~Mm、および、発光制御線E1~Emを駆動する限り、任意の構成を有していてもよい。
[0047]
 例えば、走査線駆動回路は、図10および図11に示す構成を有していてもよい。図10は、走査線駆動回路の構成を示すブロック図である。図10に示す走査線駆動回路40は、m個の単位回路41を多段接続した構成を有する。単位回路41は、クロック端子CKA、CKB、セット端子S、リセット端子R、および、出力端子Zを有する。走査線駆動回路40には、2相のゲートクロックGCK1、GCK2、および、ゲートスタートパルスGSPが供給される。
[0048]
 ゲートクロックGCK1は、奇数段目の単位回路41のクロック端子CKAと偶数段目の単位回路41のクロック端子CKBとに入力される。ゲートクロックGCK2は、偶数段目の単位回路41のクロック端子CKAと奇数段目の単位回路41のクロック端子CKBとに入力される。ゲートスタートパルスGSPは、1段目の単位回路41のセット端子Sに入力される。i段目の単位回路41の出力端子Zは、走査線Gi、(i-1)段目の単位回路41のリセット端子R、および、(i+1)段目の単位回路41のセット端子Sに接続される。
[0049]
 図11は、単位回路41の回路図である。図11に示す単位回路41は、TFT42~45、および、コンデンサ46を含んでいる。TFT42~45は、Nチャネル型のトランジスタである。TFT42のドレイン端子とゲート端子は、セット端子Sに接続される。TFT42のソース端子とTFT43のドレイン端子は、TFT44のゲート端子に接続される。TFT44のドレイン端子は、クロック端子CKAに接続される。TFT44のソース端子とTFT45のドレイン端子は、出力端子Zに接続される。TFT43のゲート端子はリセット端子Rに接続され、TFT45のゲート端子はクロック端子CKBに接続される。TFT43、45のソース端子は接地される。コンデンサ46は、TFT44のゲート端子とソース端子の間に設けられる。
[0050]
 図10および図11に示す走査線駆動回路に1水平期間ずつ交互にハイレベルになる2相のゲートクロックGCK1、GCK2と、1水平期間だけハイレベルになるゲートスタートパルスGSPとを与えたとき、走査線G1~Gmの電位は1水平期間ずつ順にハイレベルになる(図4)。
[0051]
 k行目がモニタ行でkが奇数の場合には、ゲートクロックGCK2はモニタ期間においてローレベルになり、ゲートクロックGCK1はモニタ期間内の初期化期間とモニタ用電位書き込み期間ではハイレベル、モニタ期間内の安定化期間、測定期間、および、A/D変換期間ではローレベルになる(図8)。k行目がモニタ行でkが偶数の場合には、ゲートクロックGCK1はモニタ期間においてローレベルになり、ゲートクロックGCK2はモニタ期間内の初期化期間とモニタ用電位書き込み期間ではハイレベル、モニタ期間内の安定化期間、測定期間、および、A/D変換期間ではローレベルになる(図示せず)。いずれの場合も、走査線Gkの電位は、モニタ期間内の初期化期間とモニタ電位書き込み期間ではハイレベル、モニタ期間内の安定化期間、測定期間、および、A/D変換期間ではローレベルになる。したがって、図10および図11に示す走査線駆動回路によれば、図4および図7に示すタイミングで走査線G1~Gmを駆動することができる。
[0052]
 発光制御線駆動回路は、図10および図11に示す走査線駆動回路と同様の構成を有していてもよい。発光制御線駆動回路には、2相のエミッションクロックECK1、ECK2、および、エミッションスタートパルスESPが供給される。エミッションスタートパルスESPは、複数の水平期間Tmにおいてローレベルになる(図8)。発光制御線駆動回路に1水平期間ずつ交互にハイレベルになる2相のエミッションクロックECK1、ECK2と、複数の水平期間TmにおいてローレベルになるエミッションスタートパルスESPとを与えたとき、発光制御線E1~Emの電位は1水平期間ずつ遅れて、複数の水平期間Tmにおいてローレベルになる(図7)。したがって、このような発光制御線駆動回路によれば、図4および図7に示すタイミングで発光制御線E1~Emを駆動することができる。
[0053]
 以上に示すように本実施形態に係る表示装置10は、複数の走査線G1~Gmと、複数の発光制御線E1~Emと、複数のデータ線S1~Smと、行方向および列方向に配置された複数の画素回路20と、走査線G1~Gm、発光制御線E1~Em、および、データ線S1~Snを駆動する駆動回路(走査線/制御線駆動回路13とデータ線駆動/電流測定回路14)とを備えている。画素回路20は、発光素子(有機EL素子25)、および、発光素子に流れる電流の量を制御する駆動トランジスタ(TFT21)を含んでいる。駆動回路は、モニタモードを有し、モニタモードのフレーム期間では、画素回路20の行に対して、1水平期間ずつ順に遅れる同じ長さの非発光期間を設定し、画素回路20の行の中から測定対象の行をモニタ行として選択し、モニタ行の非発光期間と部分的に重なるモニタ期間を設定し、モニタ期間においてモニタ行の画素回路20内の駆動トランジスタの特性を測定する。
[0054]
 本実施形態に係る表示装置10によれば、モニタ行を含む所定範囲の行の画素回路20に含まれる発光素子を非発光状態に制御して、画素回路20内の素子(TFT21)の特性を測定することにより、表示画面が影響を受けることを防止することができる。また、画素回路20の行に対して上記の非発光期間を簡単な回路を用いて設定することができる。したがって、画面を表示しながら画素回路20内の素子の特性を容易に測定することができる。
[0055]
 駆動回路は、モニタモードのフレーム期間では、モニタ行よりも前に選択する行の画素回路20に対して、対応する非発光期間の前に(対応する非発光期間の開始から1水平期間よりも短い時間遡った時点から)データ電位の書き込みを開始し、モニタ行、および、モニタ行よりも後に選択する行の画素回路20に対して、対応する非発光期間の後に(対応する非発光期間の終了から1水平期間よりも短い時間進んだ時点から)データ電位の書き込みを開始する。このようなデータ電位の書き込みは、簡単な構成を有する走査線駆動回路を用いて容易に行うことができる。
[0056]
 駆動回路は、モニタ期間において、モニタ行の画素回路20にモニタ用電位を書き込む。したがって、書き込んだモニタ用電位を用いて、画素回路20内の駆動トランジスタの特性を測定することができる。画素回路20は、走査線Giに接続された制御端子(ゲート端子)を有し、データ電位の書き込みを制御する書き込み制御トランジスタ(TFT22)をさらに含む。駆動回路は、データ電位の書き込み期間では、対応する走査線Giにオン電位を印加し、データ線Sjにデータ電位を印加し、モニタ用電位の書き込み期間では、対応する走査線にオン電位を印加し、データ線にモニタ用電位を印加する。これにより、画素回路20にデータ電位またはモニタ用電位を書き込むことができる。
[0057]
 駆動回路は、モニタモードのフレーム期間では、モニタ行以外の行の画素回路20に対応する走査線に対して、1水平期間ずつ遅れて順にオン電位を印加し、モニタ行の画素回路20に対応する走査線に対して、前の行の画素回路に対応する走査線にオン電位を印加してから1水平期間よりも長い第1時間遅れてオン電位を印加する。第1時間は、2水平期間の長さに等しい。このように、モニタ期間において走査線にオン電位を印加するタイミングを遅くすることにより、モニタ処理を確実に行うことができる。
[0058]
 画素回路20は、発光制御線Eiに接続された制御端子(ゲート端子)を有し、発光素子の発光を制御する発光制御トランジスタ(TFT24)をさらに含む。駆動回路は、モニタモードのフレーム期間では、モニタ行の画素回路20に対応する発光制御線にオフ電位を印加した後に、モニタ行の画素回路20にモニタ用電位を書き込み、モニタ行の画素回路20に対応する発光制御線Ekにオン電位を印加した後に、モニタ行の画素回路20にデータ電位を書き込む。これにより、モニタ期間における不要な発光を防止し、発光素子をデータ電位に応じた輝度で発光させることができる。
[0059]
 駆動回路は、モニタモードのフレーム期間では、画素回路20の行の非発光期間において、対応する発光制御線Eiにオフ電位を印加する。これにより、非発光期間において、発光素子を非発光状態に制御することができる。駆動回路は、モニタモードのフレーム期間では、モニタ行の画素回路20に対応する発光制御線Ekに対して、モニタ期間の開始前に(モニタ期間の開始から1水平期間よりも短い時間遡った時点から)オフ電位を印加し、モニタ期間の終了前に(モニタ期間の終了から1水平期間よりも短い時間遡った時点から)オン電位を印加する。これにより、モニタ期間において、モニタ行の画素回路20に含まれる発光素子を非発光状態に制御することができる。
[0060]
 駆動回路は、モニタモードのフレーム期間では、画素回路20の行の非発光期間以外において、対応する発光制御線にオン電位を印加する。これにより、モニタ行以外の行の画素回路20に含まれる発光素子を発光状態に制御し、画面を表示しながら、モニタ行の画素回路20内の駆動トランジスタの特性を測定することができる。
[0061]
 表示装置10は、複数のモニタ制御線M1~Mmをさらに備え、画素回路20は、モニタ制御線Miに接続された制御端子(ゲート端子)を有するモニタ制御トランジスタ(TFT23)をさらに含む。駆動回路は、モニタ期間ではモニタ行の画素回路20に対応するモニタ制御線Mkにオン電位とオフ電位を切り替えて印加し、それ以外ではモニタ制御線Miにオフ電位を印加する。このようにモニタ行の画素回路20内に対応するモニタ制御線Mkの電位を制御して、モニタ行の画素回路20内の駆動トランジスタの特性を測定することができる。駆動回路は、画素回路20の行の中からモニタ行を順に選択する。これにより、モニタ行を順に切り替えて、各行の画素回路20に含まれる駆動トランジスタの特性を順に測定することができる。
[0062]
 (第2の実施形態)
 第2の実施形態に係る表示装置は、第1の実施形態に係る表示装置と同じ構成を有する(図1および図2を参照)。本実施形態に係る表示装置では、モニタモードにおける発光制御線E1~Emの駆動態様が第1の実施形態とは異なる。以下、第1の実施形態との相違点を説明する。
[0063]
 図12は、本実施形態に係る表示装置のモニタモードのタイミングチャートである。図12には、図7と同じ期間における信号線の電位の変化が記載されている。走査線Gk-1~Gk+2およびモニタ制御線Mk-1~Mk+1の電位は、図7と同じ態様で変化する。発光制御線Ek-1~Ek+2の電位は、図7とは異なる態様で変化する。
[0064]
 発光制御線Ek-1には、(k-1)番目の水平期間の終了から1水平期間よりも短い時間遡った時点から所定時間亘って(非発光期間において)ローレベル電位が印加される。これに加えて、本実施形態では、第2非発光期間Txが設定され、第2非発光期間Txにおいても発光制御線Ek-1にローレベル電位が印加される。発光制御線Ek~Ek+2の電位は、それぞれ、発光制御線Ek-1~Ek+1の電位よりも1水平期間だけ遅れて同様に変化する。
[0065]
 このように画素回路20の行に対して、順に1水平期間ずつ遅れる同じ長さの第2非発光期間Txが設定される。発光制御線E1~Emには、非発光期間と第2非発光期間Txにおいてローレベル電位が印加される。
[0066]
 本実施形態に係る表示装置では、駆動回路(走査線/制御線駆動回路13とデータ線駆動/電流測定回路14)は、モニタモードのフレーム期間では、画素回路20の行に対して、順に1水平期間ずつ遅れる同じ長さの第2非発光期間Txを設定し、画素回路20の行の非発光期間および第2非発光期間Txにおいて、対応する発光制御線にオフ電位(ローレベル電位)を印加し、それ以外において、対応する発光制御線にオン電位(ハイレベル電位)を印加する。本実施形態に係る表示装置によれば、画素回路20の行に対して第2非発光期間Txを設定することにより、表示画面の輝度を容易に調整することができる。
[0067]
 (第3の実施形態)
 第3の実施形態に係る表示装置は、第1および第2の実施形態に係る表示装置と同じ構成を有する(図1および図2を参照)。本実施形態に係る表示装置では、モニタモードにおける発光制御線E1~Emの駆動態様が第1および第2の実施形態とは異なる。以下、第1および第2の実施形態との相違点を説明する。
[0068]
 図13は、本実施形態に係る表示装置のモニタモードのタイミングチャートである。図13には、図7と同じ期間における信号線の電位の変化が記載されている。走査線Gk-1~Gk+2およびモニタ制御線Mk-1~Mk+1の電位は、図7および図12と同じ態様で変化する。発光制御線Ek-1~Ek+2の電位は、図7および図12とは異なる態様で変化する。
[0069]
 発光制御線Ek-1には、(k-1)番目の水平期間の終了から1水平期間よりも短い時間遡った時点から所定時間に亘って(非発光期間において)ローレベル電位が印加される。これに加えて、本実施形態では、複数(ここでは2個)の第2非発光期間Txが設定され、各第2非発光期間Txにおいても発光制御線Ek-1にローレベル電位が印加される。発光制御線Ek~Ek+2の電位は、それぞれ、発光制御線Ek-1~Ek+1の電位よりも1水平期間だけ遅れて同様に変化する。
[0070]
 本実施形態に係る表示装置では、駆動回路(走査線/制御線駆動回路13とデータ線駆動/電流測定回路14)は、モニタモードのフレーム期間では、画素回路20の行に対して、複数の第2非発光期間Txを設定する。本実施形態に係る表示装置によれば、フレーム期間内で複数回、発光素子(有機EL素子25)を点滅させることにより、フリッカを視認されにくくすることができる。
[0071]
 上記実施形態に係る表示装置については、各種の変形例を構成することができる。上記実施形態に係る表示装置では、駆動回路(走査線/制御線駆動回路13とデータ線駆動/電流測定回路14)は、画素回路20の行の中からモニタ行を順に選択することとした。駆動回路は、他の方法でモニタ行を選択してもよい。駆動回路は、画素回路20の行の中から同じ行をモニタ行として複数回続けて選択してもよい(第1変形例)。図14は、第1変形例に係る表示装置のモニタモードのタイミングチャートである。図14に示す2個のフレーム期間では、k行目がモニタ行である。あるいは、駆動回路は、画素回路20の行の中からモニタ行をランダムに選択してもよい(第2変形例)。
[0072]
 上記実施形態に係る表示装置では、駆動回路は、モニタ期間においてモニタ行の画素回路20に含まれる駆動トランジスタ(TFT21)の特性を測定することした。駆動回路は、モニタ期間においてモニタ行の画素回路20に含まれる発光素子(有機EL素子25)の特性を測定してもよい(第3変形例)。このように駆動回路は、モニタ期間においてモニタ行の画素回路20に含まれる発光素子または駆動トランジスタの特性を測定してもよい。上記実施形態に係る表示装置では、駆動回路は、通常モードとモニタモードを有することとした。駆動回路は、モニタモードだけを有していてもよい(第4変形例)。
[0073]
 上記実施形態に係る表示装置では、駆動回路は、モニタ期間の最初に設けた初期化期間において、画素回路20内のノードの電位(TFT21のゲート電位とソース電位)を初期化することとした。駆動回路は、モニタ期間において画素回路20内のノードの電位を初期化しなくてもよい(第5変形例)。また、駆動回路は、モニタ期間内のA/D変換期間の後に出力期間を設け、出力期間においてA/D変換によって求めたデジタル値を補正回路15に対して出力してもよい(第6変形例)。また、モニタ期間に含まれる初期化期間、モニタ用電位書き込み期間、安定化期間、測定期間、および、A/D変換期間の長さは任意でよい(第7変形例)。
[0074]
 ここまで、発光素子を含む画素回路を備えた表示装置の例として、有機EL素子(有機発光ダイオード)を含む画素回路を備えた有機EL表示装置について説明したが、同様の方法で、無機発光ダイオードを含む画素回路を備えた無機EL表示装置や、量子ドット発光ダイオードを含む画素回路を備えたQLED(Quantum-dot Light Emitting Diode)表示装置や、ミニLEDまたはマイクロLEDを含む画素回路を備えたLED表示装置を構成してもよい(第8変形例)。また、以上に述べた表示装置の特徴をその性質に反しない限り任意に組み合せて、上記実施形態および変形例の特徴を併せ持つ表示装置を構成してもよい。

符号の説明

[0075]
 10…表示装置
 11…表示部
 12…表示制御回路
 13…走査線/制御線駆動回路
 14…データ線駆動/電流測定回路
 15…補正回路
 20…画素回路
 21~24、42~45…TFT
 25…有機EL素子
 26、46…コンデンサ
 30…表示画面
 31…非発光部
 32…発光部
 40…走査線駆動回路
 41…単位回路

請求の範囲

[請求項1]
 複数の走査線と、
 複数の発光制御線と、
 複数のデータ線と、
 行方向および列方向に配置された複数の画素回路と、
 前記走査線、前記発光制御線、および、前記データ線を駆動することにより、前記画素回路に対してデータ電位を書き込む駆動回路とを備え、
 前記画素回路は、発光素子、および、前記発光素子に流れる電流の量を制御する駆動トランジスタを含み、
 前記駆動回路は、モニタモードを有し、モニタモードのフレーム期間では、前記画素回路の行に対して、順に遅れる同じ長さの非発光期間を設定し、前記画素回路の行の中から測定対象の行をモニタ行として選択し、前記モニタ行の非発光期間と部分的に重なるモニタ期間を設定し、前記モニタ期間において前記モニタ行の画素回路内の発光素子または駆動トランジスタの特性を測定することを特徴とする、表示装置。
[請求項2]
 前記駆動回路は、モニタモードのフレーム期間では、前記モニタ行よりも前に選択する行の画素回路に対して、対応する非発光期間の前に前記データ電位の書き込みを開始し、前記モニタ行、および、前記モニタ行よりも後に選択する行の画素回路に対して、対応する非発光期間の後に前記データ電位の書き込みを開始することを特徴とする、請求項1に記載の表示装置。
[請求項3]
 前記駆動回路は、モニタモードのフレーム期間では、前記モニタ行よりも前に選択する行の画素回路に対して、対応する非発光期間の開始から1水平期間よりも短い時間遡った時点から前記データ電位の書き込みを開始し、前記モニタ行、および、前記モニタ行よりも後に選択する行の画素回路に対して、対応する非発光期間の終了から1水平期間よりも短い時間進んだ時点から前記データ電位の書き込みを開始することを特徴とする、請求項2に記載の表示装置。
[請求項4]
 前記駆動回路は、前記モニタ期間において、前記モニタ行の画素回路にモニタ用電位を書き込むことを特徴とする、請求項1~3のいずれかに記載の表示装置。
[請求項5]
 前記画素回路は、前記走査線に接続された制御端子を有し、前記データ電位の書き込みを制御する書き込み制御トランジスタをさらに含み、
 前記駆動回路は、前記データ電位の書き込み期間では、対応する走査線にオン電位を印加し、前記データ線に前記データ電位を印加し、前記モニタ用電位の書き込み期間では、対応する走査線にオン電位を印加し、前記データ線に前記モニタ用電位を印加することを特徴とする、請求項4に記載の表示装置。
[請求項6]
 前記駆動回路は、モニタモードのフレーム期間では、前記モニタ行以外の行の画素回路に対応する走査線に対して、1水平期間ずつ遅れて順にオン電位を印加し、前記モニタ行の画素回路に対応する走査線に対して、前の行の画素回路に対応する走査線にオン電位を印加してから1水平期間よりも長い第1時間遅れてオン電位を印加することを特徴とする、請求項5に記載の表示装置。
[請求項7]
 前記第1時間は、2水平期間の長さに等しいことを特徴とする、請求項6に記載の表示装置。
[請求項8]
 前記画素回路は、前記発光制御線に接続された制御端子を有し、前記発光素子の発光を制御する発光制御トランジスタをさらに含み、
 前記駆動回路は、モニタモードのフレーム期間では、前記モニタ行の画素回路に対応する発光制御線にオフ電位を印加した後に、前記モニタ行の画素回路に前記モニタ用電位を書き込み、前記モニタ行の画素回路に対応する発光制御線にオン電位を印加した後に、前記モニタ行の画素回路に前記データ電位を書き込むことを特徴とする、請求項4に記載の表示装置。
[請求項9]
 前記画素回路は、前記発光制御線に接続された制御端子を有し、前記発光素子の発光を制御する発光制御トランジスタをさらに含み、
 前記駆動回路は、モニタモードのフレーム期間では、前記画素回路の行の非発光期間において、対応する発光制御線にオフ電位を印加することを特徴とする、請求項1~7のいずれかに記載の表示装置。
[請求項10]
 前記駆動回路は、モニタモードのフレーム期間では、前記モニタ行の画素回路に対応する発光制御線に対して、前記モニタ期間の開始前にオフ電位を印加し、前記モニタ期間の終了前にオン電位を印加することを特徴とする、請求項9に記載の表示装置。
[請求項11]
 前記駆動回路は、モニタモードのフレーム期間では、前記モニタ行の画素回路に対応する発光制御線に対して、前記モニタ期間の開始から1水平期間よりも短い時間遡った時点からオフ電位を印加し、前記モニタ期間の終了から1水平期間よりも短い時間遡った時点からオン電位を印加することを特徴とする、請求項10に記載の表示装置。
[請求項12]
 前記駆動回路は、モニタモードのフレーム期間では、前記画素回路の行の非発光期間以外において、対応する発光制御線にオン電位を印加することを特徴とする、請求項9に記載の表示装置。
[請求項13]
 前記駆動回路は、モニタモードのフレーム期間では、前記画素回路の行に対して、順に遅れる同じ長さの第2非発光期間を設定し、前記画素回路の行の非発光期間および第2非発光期間において、対応する発光制御線にオフ電位を印加し、それ以外において、対応する発光制御線にオン電位を印加することを特徴とする、請求項9に記載の表示装置。
[請求項14]
 前記駆動回路は、モニタモードのフレーム期間では、前記画素回路の行に対して、複数の前記第2非発光期間を設定することを特徴とする、請求項13に記載の表示装置。
[請求項15]
 複数のモニタ制御線をさらに備え、
 前記画素回路は、前記モニタ制御線に接続された制御端子を有するモニタ制御トランジスタをさらに含み、
 前記駆動回路は、前記モニタ期間では前記モニタ行の画素回路に対応するモニタ制御線にオン電位とオフ電位を切り替えて印加し、それ以外では前記モニタ制御線にオフ電位を印加することを特徴とする、請求項1~14のいずれかに記載の表示装置。
[請求項16]
 前記駆動回路は、前記画素回路の行の中から前記モニタ行を順に選択することを特徴とする、請求項1~15のいずれかに記載の表示装置。
[請求項17]
 前記駆動回路は、前記画素回路の行の中から同じ行を前記モニタ行として複数回続けて選択することを特徴とする、請求項1~15のいずれかに記載の表示装置。
[請求項18]
 前記駆動回路は、前記画素回路の行の中から前記モニタ行をランダムに選択することを特徴とする、請求項1~15のいずれかに記載の表示装置。
[請求項19]
 前記非発光期間は、順に1水平期間ずつ遅れることを特徴とする、請求項1~18のいずれかに記載の表示装置。
[請求項20]
 複数の走査線と、複数の発光制御線と、複数のデータ線と、行方向および列方向に配置され、発光素子、および、前記発光素子に流れる電流の量を制御する駆動トランジスタを含む複数の画素回路とを含む表示装置の駆動方法であって、
 前記画素回路の行に対して、順に遅れる同じ長さの非発光期間を設定するステップと、
 前記画素回路の行の中から測定対象の行をモニタ行として選択するステップと、
 前記モニタ行の非発光期間と部分的に重なるモニタ期間を設定するステップと、
 前記モニタ期間において前記モニタ行の画素回路内の発光素子または駆動トランジスタの特性を測定するステップとを備えた、表示装置の駆動方法。

図面

[ 図 1]

[ 図 2]

[ 図 3]

[ 図 4]

[ 図 5]

[ 図 6]

[ 図 7]

[ 図 8]

[ 図 9A]

[ 図 9B]

[ 図 9C]

[ 図 9D]

[ 図 9E]

[ 図 9F]

[ 図 10]

[ 図 11]

[ 図 12]

[ 図 13]

[ 図 14]