(EN) Provided in the present disclosure are a flash memory array, and a write method and erasure method therefor. The flash memory array according to the present disclosure comprises: a plurality of flash memory cells, which are arranged in a row direction and a column direction perpendicular to the row direction; a plurality of word line groups, which extend in the row direction; and a plurality of bit line groups, which extend in the column direction, wherein flash memory cell pairs are arranged at intersection points of the word line groups and the bit line groups, and the flash memory cell pair comprises a first flash memory cell and a second flash memory cell, which are adjacent in the row direction and share the same bit line group. By means of the flash memory array according to the present disclosure, the arrangement density of bit lines can be improved while the size of the array is not increased, and the bit line parasitic resistance can be reduced. In addition, compared with a flash memory array in the prior art, the flash memory array according to the present disclosure also has a better process compatibility and scaling characteristic. The write method for a flash memory array of the present disclosure has the advantages of a low operation power consumption and a fast programming speed, which is conducive to improving the number of concurrently written flash memory cells, thereby increasing the data writing throughput rate of a memory. The erasure method for a flash memory array of the present disclosure can improve a threshold voltage window and enhance the storage reliability, and also has the advantages of a low operation power consumption and a fast erasure speed.
(FR) La présente divulgation concerne une matrice de mémoire flash, et un procédé d'écriture et un procédé d'effacement associés. La matrice de mémoire flash selon la présente divulgation comprend : une pluralité de cellules de mémoire flash, qui sont agencées dans une direction de rangée et une direction de colonne perpendiculaire à la direction de rangée ; une pluralité de groupes de lignes de mots, qui s'étendent dans la direction de rangée ; et une pluralité de groupes de lignes de bits, qui s'étendent dans la direction de colonne, les paires de cellules de mémoire flash étant agencées au niveau de points d'intersection des groupes de lignes de mots et des groupes de lignes de bits, et la paire de cellules de mémoire flash comprend une première cellule de mémoire flash et une seconde cellule de mémoire flash, qui sont adjacentes dans la direction de rangée et partagent le même groupe de lignes de bits. Au moyen de la matrice de mémoire flash selon la présente divulgation, la densité d'agencement de lignes de bits peut être améliorée tandis que la taille de la matrice n'est pas augmentée, et la résistance parasite de ligne de bits peut être réduite. De plus, par comparaison avec une matrice de mémoire flash de l'état de la technique, la matrice de mémoire flash selon la présente divulgation présente également une meilleure compatibilité de traitement et une meilleure caractéristique de mise à l'échelle. Le procédé d'écriture pour une matrice de mémoire flash de la présente divulgation présente les avantages d'une faible consommation d'énergie de fonctionnement et d'une vitesse de programmation rapide, ce qui permet d'améliorer le nombre de cellules de mémoire flash écrites simultanément, ce qui permet d'augmenter le débit d'écriture de données d'une mémoire. Le procédé d'effacement pour une matrice de mémoire flash de la présente divulgation peut améliorer une fenêtre de tension seuil et améliorer la fiabilité de stockage, et présente également les avantages d'une faible consommation d'énergie de fonctionnement et d'une vitesse d'effacement rapide.
(ZH) 本公开提供了闪存阵列及其写入方法和擦除方法。根据本公开的闪存阵列包括：多个闪存单元，沿行方向和与行方向垂直的列方向排列；多个字线组，沿行方向延伸；以及多个位线组，沿列方向延伸，其中，在字线组和位线组的交点处设置有闪存单元对，所述闪存单元对包括在行方向上相邻的共享同一个位线组的第一闪存单元和第二闪存单元。根据本公开的闪存阵列可以在不增大阵列尺寸的情况下提高位线的布置密度并且可以降低位线寄生电阻。此外，较之现有技术的闪存阵列，根据本公开的闪存阵列还具有更好的工艺兼容性和微缩特性。本公开的闪存阵列的写入方法具有操作功耗低和编程速度快的优点，有利于提高并行写入的闪存单元数目，从而增大存储器数据写吞吐率。本公开的闪存阵列的擦除方法能够改善阈值电压窗口并且提高存储可靠性，同时还具有操作功耗低和擦除速度快的优点。
