(EN) A multichip packaging structure (300, 400, 500, 600), a manufacturing method, and an electronic device, being capable of improving the flexibility of multichip packaging, and further realizing the miniaturization of the packaging of the electronic device. From top to bottom, the packaging structure (300, 400) sequentially comprises a first die layer (301), a second die layer (302), and a third die layer (303); a plurality of hybrid bonding structures (305) are arranged between the first die layer (301) and the second die layer (302); a plurality of TSVs (307) passing through the second die layer (302) are formed in the second die layer (302); and a plurality of solder bumps (306) are arranged between the third die layer (303) and the second die layer (302).
(FR) L'invention concerne une structure d'encapsulation multipuce (300, 400, 500, 600), un procédé de fabrication et un dispositif électronique, susceptibles d'améliorer la flexibilité de l'encapsulation multipuce et de réaliser en outre la miniaturisation de l'encapsulation du dispositif électronique. De haut en bas, la structure d'encapsulation (300, 400) comprend séquentiellement une première couche de puce (301), une deuxième couche de puce (302) et une troisième couche de puce (303) ; une pluralité de structures de liaison hybrides (305) sont disposées entre la première couche de puce (301) et la deuxième couche de puce (302) ; une pluralité de TSV (307) traversant la deuxième couche de puce (302) sont formés dans la deuxième couche de puce (302) ; et une pluralité de bosses de soudure (306) sont disposées entre la troisième couche de puce (303) et la deuxième couche de puce (302).
(ZH) 一种多芯片封装结构（300，400，500，600）、制造方法以及电子设备，能够提高多芯片封装的灵活性，以进一步实现电子器件封装的小型化。该封装结构（300，400）中从上至下依次包括：第一裸芯片层（301）、第二裸芯片层（302）以及第三裸芯片层（303）；第一裸芯片层（301）和第二裸芯片层（302）之间设置有多个混合键合结构（305）；第二裸芯片层（302）中设置有多个贯穿第二裸芯片层（302）的TSV（307），第三裸芯片层（303）和第二裸芯片层（302）之间设置有多个焊料凸点（306）。
