Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO2022074221 - PROCÉDÉ DE FABRICATION D'UNE MÉMOIRE FLASH NON-ET 3D

Numéro de publication WO/2022/074221
Date de publication 14.04.2022
N° de la demande internationale PCT/EP2021/077913
Date du dépôt international 08.10.2021
CIB
C25D 3/38 2006.1
CCHIMIE; MÉTALLURGIE
25PROCÉDÉS ÉLECTROLYTIQUES OU ÉLECTROPHORÉTIQUES; APPAREILLAGES À CET EFFET
DPROCÉDÉS POUR LA PRODUCTION ÉLECTROLYTIQUE OU ÉLECTROPHORÉTIQUE DE REVÊTEMENTS; GALVANOPLASTIE; JONCTION DE PIÈCES PAR ÉLECTROLYSE; APPAREILLAGES À CET EFFET
3Dépôt électrochimique; Bains utilisés
02à partir de solutions
38de cuivre
C25D 5/50 2006.1
CCHIMIE; MÉTALLURGIE
25PROCÉDÉS ÉLECTROLYTIQUES OU ÉLECTROPHORÉTIQUES; APPAREILLAGES À CET EFFET
DPROCÉDÉS POUR LA PRODUCTION ÉLECTROLYTIQUE OU ÉLECTROPHORÉTIQUE DE REVÊTEMENTS; GALVANOPLASTIE; JONCTION DE PIÈCES PAR ÉLECTROLYSE; APPAREILLAGES À CET EFFET
5Dépôt électrochimique caractérisé par le procédé; Prétraitement ou post-traitement des pièces
48Post-traitement des surfaces revêtues de métaux par voie électrolytique
50par traitement thermique
C25D 7/12 2006.1
CCHIMIE; MÉTALLURGIE
25PROCÉDÉS ÉLECTROLYTIQUES OU ÉLECTROPHORÉTIQUES; APPAREILLAGES À CET EFFET
DPROCÉDÉS POUR LA PRODUCTION ÉLECTROLYTIQUE OU ÉLECTROPHORÉTIQUE DE REVÊTEMENTS; GALVANOPLASTIE; JONCTION DE PIÈCES PAR ÉLECTROLYSE; APPAREILLAGES À CET EFFET
7Dépôt électrochimique caractérisé par l'objet à revêtir
12Semi-conducteurs
C25D 3/58 2006.1
CCHIMIE; MÉTALLURGIE
25PROCÉDÉS ÉLECTROLYTIQUES OU ÉLECTROPHORÉTIQUES; APPAREILLAGES À CET EFFET
DPROCÉDÉS POUR LA PRODUCTION ÉLECTROLYTIQUE OU ÉLECTROPHORÉTIQUE DE REVÊTEMENTS; GALVANOPLASTIE; JONCTION DE PIÈCES PAR ÉLECTROLYSE; APPAREILLAGES À CET EFFET
3Dépôt électrochimique; Bains utilisés
02à partir de solutions
56d'alliages
58contenant plus de 50% en poids de cuivre
H01L 27/11526 2017.1
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
27Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun
02comprenant des composants semi-conducteurs spécialement adaptés pour le redressement, l'amplification, la génération d'oscillations ou la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
04le substrat étant un corps semi-conducteur
10comprenant une pluralité de composants individuels dans une configuration répétitive
105comprenant des composants à effet de champ
112Structures de mémoires mortes
115Mémoires mortes programmables électriquement; Procédés de fabrication à étapes multiples de ces dispositifs
11517avec grilles flottantes
11526caractérisées par la région de circuit périphérique
H01L 27/11582 2017.1
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
27Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun
02comprenant des composants semi-conducteurs spécialement adaptés pour le redressement, l'amplification, la génération d'oscillations ou la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
04le substrat étant un corps semi-conducteur
10comprenant une pluralité de composants individuels dans une configuration répétitive
105comprenant des composants à effet de champ
112Structures de mémoires mortes
115Mémoires mortes programmables électriquement; Procédés de fabrication à étapes multiples de ces dispositifs
11563avec isolateurs de grille à piégeage de charge, p.ex. MNOS ou NROM
11578caractérisées par des agencements tridimensionnels, p.ex. avec des cellules à des niveaux différents de hauteur
1158la région de source et la région de drain étant à différents niveaux, p.ex. avec des canaux inclinés
11582les canaux comprenant des parties verticales, p.ex. canaux en forme de U
CPC
C25D 3/58
CCHEMISTRY; METALLURGY
25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
3Electroplating: Baths therefor
02from solutions
56of alloys
58containing more than 50% by weight of copper
C25D 5/50
CCHEMISTRY; METALLURGY
25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
5Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
48After-treatment of electroplated surfaces
50by heat-treatment
C25D 7/123
CCHEMISTRY; METALLURGY
25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
7Electroplating characterised by the article coated
12Semiconductors
123Semiconductors first coated with a seed layer or a conductive layer
H01L 27/11526
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
27Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
02including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
04the substrate being a semiconductor body
10including a plurality of individual components in a repetitive configuration
105including field-effect components
112Read-only memory structures ; [ROM] and multistep manufacturing processes therefor
115Electrically programmable read-only memories; Multistep manufacturing processes therefor
11517with floating gate
11526characterised by the peripheral circuit region
H01L 27/11582
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
27Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
02including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
04the substrate being a semiconductor body
10including a plurality of individual components in a repetitive configuration
105including field-effect components
112Read-only memory structures ; [ROM] and multistep manufacturing processes therefor
115Electrically programmable read-only memories; Multistep manufacturing processes therefor
11563with charge-trapping gate insulators, e.g. MNOS or NROM
11578characterised by three-dimensional arrangements, e.g. with cells on different height levels
1158with source and drain on different levels, e.g. with sloping channels
11582the channels comprising vertical portions, e.g. U-shaped channels
Déposants
  • AVENI [FR]/[FR]
Inventeurs
  • RAYNAL, Frédéric
  • MEVELLEC, Vincent
  • THIAM, Mikailou
  • LAKHDARI, Amine
Mandataires
  • CABINET BEAU DE LOMENIE
Données relatives à la priorité
FR201035009.10.2020FR
Langue de publication Anglais (en)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) PROCESS FOR FABRICATING A 3D-NAND FLASH MEMORY
(FR) PROCÉDÉ DE FABRICATION D'UNE MÉMOIRE FLASH NON-ET 3D
Abrégé
(EN) The invention relates to a process for fabricating a 3D–NAND flash memory comprising a first step of electrodepositing an alloy of copper and of a dopant metal selected from manganese and zinc followed by a second step of annealing the alloy to form a first layer of copper and a second layer comprising zinc or manganese, by demixing the alloy.
(FR) L'invention concerne un procédé de fabrication d'une mémoire flash NON-ET 3D comprenant une première étape d'électrodéposition d'un alliage de cuivre et d'un métal dopant choisi parmi le manganèse et le zinc, suivie d'une deuxième étape de recuit de l'alliage pour former une première couche de cuivre et une deuxième couche comprenant du zinc ou du manganèse, par démixtion de l'alliage.
Dernières données bibliographiques dont dispose le Bureau international