Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO2022047040 - CIRCUITS DE CODE DE CORRECTION D'ERREUR (ECC) PARTAGÉS

Numéro de publication WO/2022/047040
Date de publication 03.03.2022
N° de la demande internationale PCT/US2021/047766
Date du dépôt international 26.08.2021
CIB
G11C 29/42 2006.1
GPHYSIQUE
11ENREGISTREMENT DE L'INFORMATION
CMÉMOIRES STATIQUES
29Vérification du fonctionnement correct des mémoires; Test de mémoires lors d'opération en mode de veille ou hors-ligne
04Détection ou localisation d'éléments d'emmagasinage défectueux
08Test fonctionnel, p.ex. test lors d'un rafraîchissement, auto-test à la mise sous tension ou test réparti
12Dispositions intégrées pour les tests, p.ex. auto-test intégré
38Dispositifs de vérification de réponse
42utilisant des codes correcteurs d'erreurs ou un contrôle de parité
G11C 11/4096 2006.1
GPHYSIQUE
11ENREGISTREMENT DE L'INFORMATION
CMÉMOIRES STATIQUES
11Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliers; Eléments d'emmagasinage correspondants
21utilisant des éléments électriques
34utilisant des dispositifs à semi-conducteurs
40utilisant des transistors
401formant des cellules nécessitant un rafraîchissement ou une régénération de la charge, c. à d. cellules dynamiques
4063Circuits auxiliaires, p.ex. pour l'adressage, le décodage, la commande, l'écriture, la lecture ou la synchronisation
407pour des cellules de mémoire du type à effet de champ
409Circuits de lecture-écriture
4096Circuits de commande ou de gestion d'entrée/sortie de données, p.ex. circuits pour la lecture ou l'écriture, circuits d'attaque d'entrée/sortie ou commutateurs de lignes de bits
G11C 8/12 2006.1
GPHYSIQUE
11ENREGISTREMENT DE L'INFORMATION
CMÉMOIRES STATIQUES
8Dispositions pour sélectionner une adresse dans une mémoire numérique
12Circuits de sélection de groupe, p.ex. pour la sélection d'un bloc de mémoire, la sélection d'une puce, la sélection d'un réseau de cellules
G06F 11/10 2006.1
GPHYSIQUE
06CALCUL; COMPTAGE
FTRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
11Détection d'erreurs; Correction d'erreurs; Contrôle de fonctionnement
07Réaction à l'apparition d'un défaut, p.ex. tolérance de certains défauts
08Détection ou correction d'erreur par introduction de redondance dans la représentation des données, p.ex. en utilisant des codes de contrôle
10en ajoutant des chiffres binaires ou des symboles particuliers aux données exprimées suivant un code, p.ex. contrôle de parité, exclusion des 9 ou des 11
CPC
G06F 11/1048
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
11Error detection; Error correction; Monitoring
07Responding to the occurrence of a fault, e.g. fault tolerance
08Error detection or correction by redundancy in data representation, e.g. by using checking codes
10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
1008in individual solid state devices
1048using arrangements adapted for a specific error detection or correction feature
G06F 11/1068
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
11Error detection; Error correction; Monitoring
07Responding to the occurrence of a fault, e.g. fault tolerance
08Error detection or correction by redundancy in data representation, e.g. by using checking codes
10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
1008in individual solid state devices
1068in sector programmable memories, e.g. flash disk
G11C 11/409
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
11Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
21using electric elements
34using semiconductor devices
40using transistors
401forming cells needing refreshing or charge regeneration, i.e. dynamic cells
4063Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
407for memory cells of the field-effect type
409Read-write [R-W] circuits 
Déposants
  • MICRON TECHNOLOGY, INC. [US]/[US]
Inventeurs
  • KIM, Kang-Yong
  • LEE, Hyun Yoo
Mandataires
  • SAUNDERS, Keith W.
Données relatives à la priorité
17/412,05025.08.2021US
63/071,30027.08.2020US
63/126,44316.12.2020US
Langue de publication Anglais (en)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) SHARED ERROR CORRECTION CODE (ECC) CIRCUITRY
(FR) CIRCUITS DE CODE DE CORRECTION D'ERREUR (ECC) PARTAGÉS
Abrégé
(EN) Described apparatuses and methods provide error correction code (ECC) circuitry (112) that is shared between two or more memory banks (404) of a memory, such as a low-power dynamic random-access memory (DRAM). A memory device (110) may include one or more dies, and a die can have multiple memory banks. The ECC circuitry can service at least two memory banks by producing ECC values (408) based on respective data (406) stored in the two memory banks. By sharing the ECC circuitry, instead of including a per-bank ECC engine, a total die area allocated to ECC functionality can be reduced. Thus, the ECC circuitry can be elevated from a one-bit ECC algorithm to a multibit ECC algorithm, which may increase data reliability. In some cases, memory architecture may operate in environments in which a masked-write command or an internal read-modify-write operation is precluded, including with shared ECC circuitry.
(FR) L'invention concerne des appareils et des procédés qui fournissent des circuits de code de correction d'erreur (ECC) (112) qui sont partagés entre au moins deux banques de mémoire (404) d'une mémoire, telle qu'une mémoire vive dynamique (DRAM) de faible puissance. Un dispositif de mémoire (110) peut comprendre une ou plusieurs puces, et une puce peut comprendre de multiples banques de mémoire. Les circuits ECC peuvent desservir au moins deux banques de mémoire par production de valeurs ECC (408) sur la base de données respectives (406) stockées dans les deux banques de mémoire. Par partage des circuits ECC, au lieu d'inclure un moteur ECC par banque, une zone de puce totale attribuée à une fonctionnalité ECC peut être réduite. Ainsi, les circuits ECC peuvent être élevés d'un algorithme ECC à un bit à un algorithme ECC à multiples bits, ce qui peut augmenter la fiabilité des données. Dans certains cas, l'architecture de mémoire peut fonctionner dans des environnements dans lesquels une commande d'écriture masquée ou une opération de lecture-modification-écriture interne est exclue, comprenant des circuits ECC partagés.
Documents de brevet associés
Dernières données bibliographiques dont dispose le Bureau international