Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO2022042354 - PROCÉDÉ DE MISE EN BOÎTIER DE PUCE ET PUCE DE MISE EN BOÎTIER

Numéro de publication WO/2022/042354
Date de publication 03.03.2022
N° de la demande internationale PCT/CN2021/112780
Date du dépôt international 16.08.2021
CIB
H01L 23/31 2006.1
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
28Capsulations, p.ex. couches de capsulation, revêtements
31caractérisées par leur disposition
H01L 25/065 2006.1
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
25Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
03les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes H01L27/-H01L51/132
04les dispositifs n'ayant pas de conteneurs séparés
065les dispositifs étant d'un type prévu dans le groupe H01L27/81
H01L 21/56 2006.1
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
50Assemblage de dispositifs à semi-conducteurs en utilisant des procédés ou des appareils non couverts par l'un uniquement des groupes H01L21/06-H01L21/326185
56Capsulations, p.ex. couches de capsulation, revêtements
CPC
H01L 21/561
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02Manufacture or treatment of semiconductor devices or of parts thereof
04the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, ; e.g. sealing of a cap to a base of a container
56Encapsulations, e.g. encapsulation layers, coatings
561Batch processing
H01L 2224/16225
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
10Bump connectors; Manufacturing methods related thereto
15Structure, shape, material or disposition of the bump connectors after the connecting process
16of an individual bump connector
161Disposition
16151the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
16221the body and the item being stacked
16225the item being non-metallic, e.g. insulating substrate with or without metallisation
H01L 2224/48091
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
42Wire connectors; Manufacturing methods related thereto
47Structure, shape, material or disposition of the wire connectors after the connecting process
48of an individual wire connector
4805Shape
4809Loop shape
48091Arched
H01L 2224/48227
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
42Wire connectors; Manufacturing methods related thereto
47Structure, shape, material or disposition of the wire connectors after the connecting process
48of an individual wire connector
481Disposition
48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
48221the body and the item being stacked
48225the item being non-metallic, e.g. insulating substrate with or without metallisation
48227connecting the wire to a bond pad of the item
H01L 23/3128
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23Details of semiconductor or other solid state devices
28Encapsulations, e.g. encapsulating layers, coatings, ; e.g. for protection
31characterised by the arrangement ; or shape
3107the device being completely enclosed
3121a substrate forming part of the encapsulation
3128the substrate having spherical bumps for external connection
H01L 25/0655
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
25Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; ; Multistep manufacturing processes thereof
03all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes
04the devices not having separate containers
065the devices being of a type provided for in group H01L27/00
0655the devices being arranged next to each other
Déposants
  • 青岛歌尔微电子研究院有限公司 QINGDAO GOERTEK MICROELECTRONICS RESEARCH INSTITUTE CO., LTD [CN]/[CN]
Inventeurs
  • 于上家 YU, Shangjia
  • 陈建超 CHEN, Jianchao
  • 詹新明 ZHAN, Xinming
  • 胡光华 HU, Guanghua
Mandataires
  • 深圳市世纪恒程知识产权代理事务所 CENFO INTELLECTUAL PROPERTY AGENCY
Données relatives à la priorité
202010884926.727.08.2020CN
Langue de publication Chinois (zh)
Langue de dépôt chinois (ZH)
États désignés
Titre
(EN) CHIP PACKAGING PROCESS AND PACKAGING CHIP
(FR) PROCÉDÉ DE MISE EN BOÎTIER DE PUCE ET PUCE DE MISE EN BOÎTIER
(ZH) 芯片封装工艺及封装芯片
Abrégé
(EN) Disclosed in the present application are a chip packaging process and a packaging chip, the chip packaging process comprising the following steps: providing a substrate, a first chip, and a second chip, and attaching the first chip to the substrate; forming a plastic packaging layer on the substrate, the plastic packaging layer plastic-packaging the first chip; processing the plastic packaging layer on a side facing away from the substrate, so as to expose the first chip on a side facing away from the substrate; and attaching the second chip on a side of the first chip facing away from the substrate.
(FR) La présente demande concerne un procédé de mise en boîtier de puce et une puce de mise en boîtier, le procédé de mise en boîtier de puce comprenant les étapes suivantes : la fourniture d'un substrat, d'une première puce et d'une seconde puce, et la fixation de la première puce au substrat ; la formation d'une couche de mise en boîtier plastique sur le substrat, la couche de mise en boîtier plastique mettant en boîtier plastique la première puce ; le traitement de la couche de mise en boîtier plastique sur un côté opposé au substrat, de manière à exposer la première puce sur un côté opposé au substrat ; et la fixation de la seconde puce sur un côté de la première puce opposée au substrat.
(ZH) 本申请公开一种芯片封装工艺及封装芯片,其中,所述芯片封装工艺包括如下步骤:提供基板、第一芯片和第二芯片,将所述第一芯片贴置于所述基板上;于所述基板上形成塑封层,所述塑封层将所述第一芯片塑封;对所述塑封层背向所述基板的一侧进行加工,以将所述第一芯片背向所述基板的一侧裸露;将所述第二芯片贴置于所述第一芯片背向所述基板的一侧。
Documents de brevet associés
Dernières données bibliographiques dont dispose le Bureau international