Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO2022041216 - CAPACITÉS DE DÉBOGAGE D'UN SYSTÈME DE MÉMOIRE AVEC BROCHE

Numéro de publication WO/2022/041216
Date de publication 03.03.2022
N° de la demande internationale PCT/CN2020/112577
Date du dépôt international 31.08.2020
CIB
G11C 29/12 2006.1
GPHYSIQUE
11ENREGISTREMENT DE L'INFORMATION
CMÉMOIRES STATIQUES
29Vérification du fonctionnement correct des mémoires; Test de mémoires lors d'opération en mode de veille ou hors-ligne
04Détection ou localisation d'éléments d'emmagasinage défectueux
08Test fonctionnel, p.ex. test lors d'un rafraîchissement, auto-test à la mise sous tension ou test réparti
12Dispositions intégrées pour les tests, p.ex. auto-test intégré
CPC
G11C 29/022
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
29Checking stores for correct operation ; ; Subsequent repair; Testing stores during standby or offline operation
02Detection or location of defective auxiliary circuits, e.g. defective refresh counters
022in I/O circuitry
G11C 29/023
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
29Checking stores for correct operation ; ; Subsequent repair; Testing stores during standby or offline operation
02Detection or location of defective auxiliary circuits, e.g. defective refresh counters
023in clock generator or timing circuitry
G11C 29/028
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
29Checking stores for correct operation ; ; Subsequent repair; Testing stores during standby or offline operation
02Detection or location of defective auxiliary circuits, e.g. defective refresh counters
028with adaption or trimming of parameters
G11C 29/1201
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
29Checking stores for correct operation ; ; Subsequent repair; Testing stores during standby or offline operation
04Detection or location of defective memory elements ; , e.g. cell constructio details, timing of test signals
08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
12Built-in arrangements for testing, e.g. built-in self testing [BIST] ; or interconnection details
1201comprising I/O circuitry
Déposants
  • MICRON TECHNOLOGY, INC. [US]/[US]
Inventeurs
  • CHENG, Jingwei
Mandataires
  • LEE AND LI-LEAVEN IPR AGENCY LTD.
Données relatives à la priorité
Langue de publication Anglais (en)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) DEBUG CAPABILITIES OF MEMORY SYSTEM WITH PIN
(FR) CAPACITÉS DE DÉBOGAGE D'UN SYSTÈME DE MÉMOIRE AVEC BROCHE
Abrégé
(EN) Methods, systems, and devices for debug capabilities of a memory system with a pin are described. An apparatus may include a memory system that includes a plurality of pins of a first type that are configured to communicate information as part of operating the memory system and a pin of a second type. The apparatus may also include a circuit coupled with the memory system, the circuit including a resistor that is coupled with the pin of the second type. The memory system may include a controller that selects a value for the resistor and generates a code as part of a memory management operation to determine one or more operating conditions of the memory system based on selecting the value. The memory system controller may also determine an error associated with the code based on generating the code and the selected value of the resistor.
(FR) Des procédés, des systèmes, et des dispositifs, destinés au capacités de débogage d'un système de mémoire avec une broche, sont décrits. Un appareil peut comprendre un système de mémoire comprenant une pluralité de broches d'un premier type qui sont configurées pour communiquer des informations dans le cadre du fonctionnement du système de mémoire et d'une broche d'un second type. L'appareil peut également comprendre un circuit couplé au système de mémoire, le circuit comprenant une résistance qui est couplée à la broche du second type. Le système de mémoire peut comprendre un contrôleur qui sélectionne une valeur pour la résistance et génère un code dans le cadre d'une opération de gestion de mémoire afin de déterminer une ou plusieurs conditions de fonctionnement du système de mémoire sur la base de la sélection de la valeur. Le contrôleur de système de mémoire peut également déterminer une erreur associée au code sur la base de la génération du code et de la valeur sélectionnée de la résistance.
Dernières données bibliographiques dont dispose le Bureau international