Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO2020196225 - PLAQUE DE TRANSFERT DE PUCE, PROCÉDÉ DE STRATIFICATION DE PUCE À SEMI-CONDUCTEUR ET PROCÉDÉ DE PRODUCTION DE DISPOSITIFS À SEMI-CONDUCTEUR

Numéro de publication WO/2020/196225
Date de publication 01.10.2020
N° de la demande internationale PCT/JP2020/012204
Date du dépôt international 19.03.2020
CIB
H01L 21/60 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
50Assemblage de dispositifs à semi-conducteurs en utilisant des procédés ou des appareils non couverts par l'un uniquement des groupes H01L21/06-H01L21/326185
60Fixation des fils de connexion ou d'autres pièces conductrices, devant servir à conduire le courant vers le ou hors du dispositif pendant son fonctionnement
CPC
H01L 2224/16145
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
10Bump connectors; Manufacturing methods related thereto
15Structure, shape, material or disposition of the bump connectors after the connecting process
16of an individual bump connector
161Disposition
16135the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
16145the bodies being stacked
H01L 2224/32145
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
31Structure, shape, material or disposition of the layer connectors after the connecting process
32of an individual layer connector
321Disposition
32135the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
32145the bodies being stacked
H01L 2224/73204
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
732Location after the connecting process
73201on the same surface
73203Bump and layer connectors
73204the bump connector being embedded into the layer connector
Déposants
  • 東レエンジニアリング株式会社 TORAY ENGINEERING CO., LTD. [JP]/[JP]
Inventeurs
  • 橋本 靖典 HASHIMOTO, Yasunori
  • 朝日 昇 ASAHI, Noboru
  • 新井 義之 ARAI, Yoshiyuki
Données relatives à la priorité
2019-06242728.03.2019JP
Langue de publication japonais (JA)
Langue de dépôt japonais (JA)
États désignés
Titre
(EN) CHIP TRANSFER PLATE, SEMICONDUCTOR CHIP LAMINATION METHOD, AND PRODUCTION METHOD FOR SEMICONDUCTOR DEVICES
(FR) PLAQUE DE TRANSFERT DE PUCE, PROCÉDÉ DE STRATIFICATION DE PUCE À SEMI-CONDUCTEUR ET PROCÉDÉ DE PRODUCTION DE DISPOSITIFS À SEMI-CONDUCTEUR
(JA) チップ転写板ならびに半導体チップ積層方法および半導体装置の製造方法
Abrégé
(EN)
The present invention aims to provide: a chip transfer plate suitable for obtaining a chip laminate having a plurality of semiconductor chips laminated in a temporarily fixed state; a semiconductor chip production method; and a semiconductor device production method that balances productivity and yield. Specifically, the present invention provides: a chip transfer plate having provided therein a support substrate, an adhesive layer provided on one surface of the support substrate, a plurality of semiconductor chips held by the adhesive layer and having a bump electrode on the opposite side to the side held by the adhesive layer, and an uncured heat-curable adhesive layer on the bump electrode side of each of the semiconductor chips; a semiconductor chip lamination method using same; and a semiconductor device production method.
(FR)
La présente invention vise à fournir : une plaque de transfert de puce appropriée pour obtenir un stratifié de puce ayant une pluralité de puces à semi-conducteur stratifiées dans un état temporairement fixe ; un procédé de production de puce à semi-conducteur ; et un procédé de production de dispositif à semi-conducteur qui équilibre la productivité et le rendement. Spécifiquement, la présente invention concerne : une plaque de transfert de puce dans laquelle est disposé un substrat de support, une couche adhésive disposée sur une surface du substrat de support, une pluralité de puces à semi-conducteur maintenues par la couche adhésive et ayant une électrode à bosse sur le côté opposé au côté maintenu par la couche adhésive, et une couche adhésive thermodurcissable non durcie sur le côté électrode de bosse de chacune des puces à semi-conducteur ; un procédé de stratification de puce à semi-conducteur l'utilisant ; et un procédé de production de dispositif semi-conducteur.
(JA)
複数の半導体チップが仮固定状態で積層されたチップ積層体を得るのに好適なチップ転写板ならびに半導体チップ積層方法を提供し、生産性と歩留まりを両立させた半導体装置の製造方法を提供すること。具体的には、サポート基板と、サポート基板の片面に設けられた粘着層と、前記粘着層に保持され、前記粘着層に保持された面の反対側にバンプ電極を有する、多数の半導体チップと、前記半導体チップ個々のバンプ電極側に未硬化の熱硬化性接着層が設けられた、チップ転写板ならびにこれを用いた半導体チップ積層方法および半導体装置の製造方法を提供する。
Également publié en tant que
Dernières données bibliographiques dont dispose le Bureau international