Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO2020161877 - DISPOSITIF D'AFFICHAGE

Numéro de publication WO/2020/161877
Date de publication 13.08.2020
N° de la demande internationale PCT/JP2019/004539
Date du dépôt international 08.02.2019
CIB
G09F 9/30 2006.1
GPHYSIQUE
09ENSEIGNEMENT; CRYPTOGRAPHIE; PRÉSENTATION; PUBLICITÉ; SCEAUX
FPRÉSENTATION; PUBLICITÉ; ENSEIGNES; ÉTIQUETTES OU PLAQUES D'IDENTIFICATION; SCEAUX
9Dispositifs d'affichage d'information variable, dans lesquels l'information est formée sur un support, par sélection ou combinaison d'éléments individuels
30dans lesquels le ou les caractères désirés sont formés par une combinaison d'éléments individuels
CPC
G09F 9/30
GPHYSICS
09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
9Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
30in which the desired character or characters are formed by combining individual elements
Déposants
  • シャープ株式会社 SHARP KABUSHIKI KAISHA [JP]/[JP]
Inventeurs
  • 酒井 保 SAKAI, Tamotsu
  • 上野 哲也 UENO, Tetsuya
Mandataires
  • 特許業務法人あーく特許事務所 ARC PATENT ATTORNEYS' OFFICE
Données relatives à la priorité
Langue de publication japonais (JA)
Langue de dépôt japonais (JA)
États désignés
Titre
(EN) DISPLAY DEVICE
(FR) DISPOSITIF D'AFFICHAGE
(JA) 表示装置
Abrégé
(EN)
In this display device (1), a semiconductor layer (5), a gate insulating film (6), a first display wiring (7), a first inter-layer insulating film (8), a second display wiring (9), a second inter-layer insulating film (10), and a third display wiring (11) are stacked in this order on a substrate (2). A pixel circuit (Gs) has a first transistor (T1a) and a second transistor (T1b) on which the semiconductor layer (5) and a scan signal wiring (71) overlap each other. The first transistor (T1a), and the second transistor (T1b) are connected via a connection part (52a) in a conductive region (52) of the semiconductor layer (5). The connection part (52a) includes an overlapping connection section (52b) that overlaps the third display wiring (11) via the second display wiring (9) when viewed in a plan view.
(FR)
Dans le présent dispositif d'affichage (1), une couche semi-conductrice (5), un film isolant de grille (6), un premier câblage d'affichage (7), un premier film isolant inter-couche (8), un deuxième câblage d'affichage (9), un second film isolant inter-couche (10) et un troisième câblage d'affichage (11) sont empilés dans le présent ordre sur un substrat (2). Un circuit de pixels (Gs) comprend un premier transistor (T1a) et un second transistor (T1b) sur lesquels la couche semi-conductrice (5) et un câblage de signal de balayage (71) se chevauchent mutuellement. Le premier transistor (T1a) et le second transistor (T1b) sont connectés par l'intermédiaire d'une partie de connexion (52a) dans une région conductrice (52) de la couche semi-conductrice (5). La partie de connexion (52a) comprend une section de connexion en chevauchement (52b) qui chevauche le troisième câblage d'affichage (11) par l'intermédiaire du deuxième câblage d'affichage (9) lorsqu'elle est vue dans une vue en plan.
(JA)
表示装置(1)では、基板(2)上に、半導体層(5)、ゲート絶縁膜(6)、第1表示配線(7)、第1層間絶縁膜(8)、第2表示配線(9)、第2層間絶縁膜(10)、および第3表示配線(11)が順に積層されている。画素回路(GS)は、半導体層(5)と走査信号線(71)とが重畳する第1トランジスタ(T1a)および第2トランジスタ(T1b)を有する。第1トランジスタ(T1a)と第2トランジスタ(T1b)とは、半導体層(5)の導体領域(52)における連結部(52a)を介して接続されている。連結部(52a)は、第2表示配線(9)を介して、第3表示配線(11)と平面視で重畳する重畳連結部(52b)を含む。
Dernières données bibliographiques dont dispose le Bureau international