Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO2020158808 - SUBSTRAT DE MONTAGE DE COMPOSANT ÉLECTRONIQUE, ET DISPOSITIF ÉLECTRONIQUE

Numéro de publication WO/2020/158808
Date de publication 06.08.2020
N° de la demande internationale PCT/JP2020/003192
Date du dépôt international 29.01.2020
CIB
H01L 23/12 2006.1
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
12Supports, p.ex. substrats isolants non amovibles
H05K 3/46 2006.1
HÉLECTRICITÉ
05TECHNIQUES ÉLECTRIQUES NON PRÉVUES AILLEURS
KCIRCUITS IMPRIMÉS; ENVELOPPES OU DÉTAILS DE RÉALISATION D'APPAREILS ÉLECTRIQUES; FABRICATION D'ENSEMBLES DE COMPOSANTS ÉLECTRIQUES
3Appareils ou procédés pour la fabrication de circuits imprimés
46Fabrication de circuits multi-couches
CPC
H01L 23/12
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23Details of semiconductor or other solid state devices
12Mountings, e.g. non-detachable insulating substrates
H05K 3/46
HELECTRICITY
05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
3Apparatus or processes for manufacturing printed circuits
46Manufacturing multilayer circuits
Déposants
  • 京セラ株式会社 KYOCERA CORPORATION [JP]/[JP]
Inventeurs
  • 小川 成敏 OGAWA,Narutoshi
  • 坂井 光治 SAKAI,Mitsuharu
  • 北原 光 KITAHARA,Hikaru
Données relatives à la priorité
2019-01409830.01.2019JP
Langue de publication japonais (JA)
Langue de dépôt japonais (JA)
États désignés
Titre
(EN) SUBSTRATE FOR MOUNTING ELECTRONIC COMPONENT, AND ELECTRONIC DEVICE
(FR) SUBSTRAT DE MONTAGE DE COMPOSANT ÉLECTRONIQUE, ET DISPOSITIF ÉLECTRONIQUE
(JA) 電子部品実装用基体および電子装置
Abrégé
(EN)
This substrate for mounting electronic components comprises: a substrate; a first conductor layer; a second conductor layer; a third conductor layer; a first via conductor; and a second via conductor. The substrate includes a first insulating layer and a second insulating layer. The first insulating layer has a first surface and a second surface opposite to the first surface. The second insulating layer has a third surface opposing and overlapping the second surface, and a fourth surface opposite to the third surface. The first conductor layer includes a first electrode portion and is positioned on the first surface. The second conductor layer is positioned between the second surface and the third surface. The third conductor layer includes a second electrode portion and is positioned on the fourth surface. The first via conductor penetrates from the first surface through to the second surface and connects the first conductor layer and the second conductor layer. The second via conductor penetrates from the third surface through to the fourth surface and connects the second conductor layer and the third conductor layer. In a plan perspective view facing the first surface, a distance D1 between the first electrode portion and the first via conductor is greater than a distance D2 between the first electrode portion and the second via conductor. In the plan perspective, a distance D3 between the second electrode portion and the second via conductor is greater than a distance D4 between the second electrode portion and the first via conductor.
(FR)
L'invention concerne un substrat pour le montage de composants électroniques comprenant : un substrat ; une première couche conductrice ; une deuxième couche conductrice ; une troisième couche conductrice ; un premier conducteur à trou d'interconnexion ; et un second conducteur à trou d'interconnexion. Le substrat comprend une première couche isolante et une seconde couche isolante. La première couche isolante a une première surface et une deuxième surface opposée à la première surface. La seconde couche isolante a une troisième surface opposée à la deuxième surface et chevauchant la deuxième surface, et une quatrième surface opposée à la troisième surface. La première couche conductrice comprend une première partie d'électrode et est positionnée sur la première surface. La deuxième couche conductrice est positionnée entre la deuxième surface et la troisième surface. La troisième couche conductrice comprend une seconde partie d'électrode et est positionnée sur la quatrième surface. Le premier conducteur à trou d'interconnexion pénètre à partir de la première surface à travers la deuxième surface et relie la première couche conductrice et la deuxième couche conductrice. Le second conducteur à trou d'interconnexion pénètre à partir de la troisième surface à travers la quatrième surface et relie la deuxième couche conductrice et la troisième couche conductrice. Dans une vue en perspective de plan faisant face à la première surface, une distance D1 entre la première partie d'électrode et le premier conducteur à trou d'interconnexion est supérieure à une distance D2 entre la première partie d'électrode et le second conducteur à trou d'interconnexion. Dans le plan de perspective, une distance D3 entre la seconde partie d'électrode et le second conducteur à interconnexion est supérieure à une distance D4 entre la seconde partie d'électrode et le premier conducteur à trou d'interconnexion.
(JA)
電子部品実装用基体は基体と、第1導体層と、第2導体層と、第3導体層と、第1ビア導体と、第2ビア導体とを備える。基体は第1絶縁層と、第2絶縁層とを有する。第1絶縁層は第1面と、第1面の反対の第2面とを有する。第2絶縁層は第2面に対向して重なる第3面と、第3面の反対の第4面とを有する。第1導体層は第1電極部を有し、第1面に位置する。第2導体層は第2面と第3面との間に位置する。第3導体層は第2電極部を有し、第4面に位置する。第1ビア導体は第1面から第2面にかけて貫通し、第1導体層と第2導体層とを接続する。第2ビア導体は第3面から第4面にかけて貫通し、第2導体層と第3導体層とを接続する。第1面に向かう平面透視で、第1電極部と第1ビア導体との距離D1は第1電極部と第2ビア導体との距離D2より長い。平面透視で、第2電極部と第2ビア導体との距離D3は第2電極部と第1ビア導体との距離D4より長い。
Dernières données bibliographiques dont dispose le Bureau international