Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO2020115766 - TAMPONS EMPILÉS DANS DES TRANSISTORS

Numéro de publication WO/2020/115766
Date de publication 11.06.2020
N° de la demande internationale PCT/IN2019/050886
Date du dépôt international 05.12.2019
CIB
H01L 29/778 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
66Types de dispositifs semi-conducteurs
68commandables par le seul courant électrique fourni ou par la seule tension appliquée, à une électrode qui ne transporte pas le courant à redresser, amplifier ou commuter
76Dispositifs unipolaires
772Transistors à effet de champ
778avec un canal à gaz de porteurs de charge à deux dimensions, p.ex. transistors à effet de champ à haute mobilité électronique HEMT
H01L 29/06 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
02Corps semi-conducteurs
06caractérisés par leur forme; caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices
H01L 29/12 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
02Corps semi-conducteurs
12caractérisés par les matériaux dont ils sont constitués
H01L 21/335 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
18les dispositifs ayant des corps semi-conducteurs comprenant des éléments du groupe IV de la classification périodique, ou des composés AIIIBV, avec ou sans impuretés, p.ex. des matériaux de dopage
334Procédés comportant plusieurs étapes pour la fabrication de dispositifs du type unipolaire
335Transistors à effet de champ
Déposants
  • INDIAN INSTITUTE OF SCIENCE [IN]/[IN]
Inventeurs
  • RAGHAVAN, Srinivasan
  • BHAT, Navakanta
  • SOMAN, Rohith
Mandataires
  • LAKSHMIKUMARAN, Malathi
  • PHILLIPS, Prashant
  • RAE, Konpal
  • PANDEYA, Jaya
  • SRINIVASAN, T.
Données relatives à la priorité
20184104648107.12.2018IN
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) STACKED BUFFER IN TRANSISTORS
(FR) TAMPONS EMPILÉS DANS DES TRANSISTORS
Abrégé
(EN)
The present subject matter provides a High Mobility Electron Transistor (HEMT) (200, 300, 400) comprising: a substrate (202), a nucleation layer (204) provided on the substrate, a channel layer (214), and a buffer layer (208) formed between the nucleation layer (204) and the channel layer (214). The buffer layer (208) comprises a vertical stack of p-n junctions. Each p-n junction of the vertical stack of p-n junctions comprises an n-type layer (212b) provided on a p-type layer (212a). The n-type layer (212b) and the p-type layer (212a) are parallel to the substrate.
(FR)
La présente invention concerne un transistor à haute mobilité électronique (HEMT) (200, 300, 400) comprenant : un substrat (202), une couche de nucléation (204) disposée sur le substrat, une couche de canal (214), et une couche tampon (208) formée entre la couche de nucléation (204) et la couche de canal (214). La couche tampon (208) comprend un empilement vertical de jonctions p-n. Chaque jonction p-n de l'empilement vertical de jonctions p-n comprend une couche de type n (212b) disposée sur une couche de type p (212a). La couche de type n (212b) et la couche de type p (212a) sont parallèles au substrat.
Dernières données bibliographiques dont dispose le Bureau international