Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO2020110743 - CAPTEUR ET PROCÉDÉ DE COMMANDE

Document

明 細 書

発明の名称 センサ及び制御方法

技術分野

0001  

背景技術

0002   0003  

先行技術文献

特許文献

0004  

発明の概要

発明が解決しようとする課題

0005   0006  

課題を解決するための手段

0007   0008   0009   0010  

図面の簡単な説明

0011  

発明を実施するための形態

0012   0013   0014   0015   0016   0017   0018   0019   0020   0021   0022   0023   0024   0025   0026   0027   0028   0029   0030   0031   0032   0033   0034   0035   0036   0037   0038   0039   0040   0041   0042   0043   0044   0045   0046   0047   0048   0049   0050   0051   0052   0053   0054   0055   0056   0057   0058   0059   0060   0061   0062   0063   0064   0065   0066   0067   0068   0069   0070   0071   0072   0073   0074   0075   0076   0077   0078   0079   0080   0081   0082   0083   0084   0085   0086   0087   0088   0089   0090   0091   0092   0093   0094   0095   0096   0097   0098   0099   0100   0101   0102   0103   0104   0105   0106   0107   0108   0109   0110   0111   0112   0113   0114   0115   0116   0117   0118   0119   0120   0121   0122   0123   0124   0125   0126   0127   0128   0129   0130   0131   0132   0133   0134   0135   0136   0137   0138   0139   0140   0141   0142   0143   0144   0145   0146   0147   0148   0149   0150   0151   0152   0153   0154   0155   0156   0157   0158   0159   0160   0161   0162   0163   0164   0165   0166   0167   0168   0169   0170   0171   0172   0173   0174   0175   0176   0177   0178   0179   0180   0181   0182   0183   0184   0185   0186   0187   0188   0189   0190   0191   0192   0193   0194   0195   0196   0197   0198   0199   0200   0201   0202   0203   0204   0205   0206   0207   0208   0209   0210   0211   0212   0213   0214   0215   0216   0217   0218   0219   0220   0221   0222   0223   0224   0225   0226   0227   0228   0229   0230   0231   0232   0233   0234   0235   0236   0237   0238   0239   0240   0241   0242   0243   0244   0245   0246   0247   0248   0249   0250   0251   0252   0253   0254   0255   0256   0257   0258   0259   0260   0261   0262   0263   0264   0265   0266   0267   0268   0269   0270   0271   0272   0273   0274   0275   0276   0277   0278   0279   0280   0281   0282   0283   0284   0285   0286   0287   0288   0289   0290   0291   0292   0293   0294   0295   0296   0297   0298   0299   0300   0301   0302   0303   0304   0305   0306   0307   0308   0309   0310   0311   0312   0313   0314   0315   0316   0317   0318   0319   0320   0321   0322   0323   0324   0325   0326   0327   0328   0329   0330   0331   0332   0333   0334   0335   0336   0337   0338   0339   0340   0341   0342   0343   0344   0345   0346   0347   0348   0349   0350   0351   0352   0353   0354   0355   0356   0357   0358   0359   0360   0361   0362   0363   0364   0365   0366   0367   0368   0369   0370   0371   0372   0373   0374   0375   0376   0377   0378   0379   0380   0381   0382   0383   0384   0385   0386   0387   0388   0389   0390   0391   0392   0393   0394   0395   0396   0397   0398   0399   0400   0401   0402   0403   0404   0405   0406   0407   0408   0409   0410   0411   0412   0413   0414   0415   0416   0417   0418   0419   0420   0421   0422   0423   0424   0425   0426   0427   0428   0429   0430   0431   0432   0433   0434   0435   0436   0437   0438   0439   0440   0441   0442   0443   0444   0445   0446   0447   0448   0449   0450   0451   0452  

符号の説明

0453  

請求の範囲

1   2   3   4   5   6   7   8   9   10   11   12   13   14  

図面

1   2   3   4   5   6   7   8   9   10   11   12   13   14   15   16   17   18   19   20   21   22   23   24   25   26   27   28   29   30   31   32   33   34   35   36   37   38   39   40   41   42   43   44   45  

明 細 書

発明の名称 : センサ及び制御方法

技術分野

[0001]
 本技術は、センサ及び制御方法に関し、特に、例えば、画素の電気信号の変化であるイベントの検出を柔軟に行うことができるようにするセンサ及び制御方法に関する。

背景技術

[0002]
 画素の輝度変化をイベントとして、イベントが発生した場合に、イベントの発生を表すイベントデータを出力するイメージセンサが提案されている(例えば、特許文献1を参照)。
[0003]
 ここで、垂直同期信号に同期して撮像を行い、ラスタスキャン形式でフレームデータを出力するイメージセンサは、同期型のイメージセンサということができる。これに対して、イベントデータを出力するイメージセンサは、イベントデータが発生した画素の随時読み出しを行うため、非同期型のイメージセンサということができる。非同期型のイメージセンサは、例えば、DVS(Dynamic Vision Sensor)と呼ばれる。

先行技術文献

特許文献

[0004]
特許文献1 : 特表2017-535999号公報

発明の概要

発明が解決しようとする課題

[0005]
 DVSについては、イベントの検出を柔軟に行うことが要請されている。
[0006]
 本技術は、このような状況に鑑みてなされたものであり、イベントの検出を柔軟に行うことができるようにするものである。

課題を解決するための手段

[0007]
 本技術のセンサは、光を受光し、光電変換を行って電気信号を生成する画素と、前記画素の電気信号の変化であるイベントを検出するイベント検出部と、前記イベント検出部のゲインを、前記透過機構が透過する前記画素ごとに調整するゲイン調整機構とを備えるセンサである。
[0008]
 本技術の制御方法は、光を受光し、光電変換を行って電気信号を生成する画素と、前記画素の電気信号の変化であるイベントを検出するイベント検出部とを備えるセンサの前記イベント検出部のゲインを、前記画素ごとに調整するステップを含む制御方法である。
[0009]
 本技術のセンサ及び制御方法においては、光を受光し、光電変換を行って電気信号を生成する画素の電気信号の変化であるイベントが、イベント検出部によって検出される。前記イベント検出部のゲインは、前記画素ごとに調整される。
[0010]
 センサは、独立した装置であっても良いし、1つの装置を構成している内部ブロックであっても良い。また、センサは、モジュールや半導体チップとして構成することができる。

図面の簡単な説明

[0011]
[図1] 本技術が適用され得るセンサチップの構成例を示す図である。
[図2] センサ部21及びロジック部22の構成例を示すブロック図である。
[図3] 画素アレイ部31の構成例を示すブロック図である。
[図4] 画素ブロック41の構成例を示す回路図である。
[図5] イベント検出部52の構成例を示すブロック図である。
[図6] 電流電圧変換部81の構成例を示す回路図である。
[図7] 減算部83及び量子化部84の構成例を示す回路図である。
[図8] センサ部21の動作の一例を説明するタイミングチャートである。
[図9] イベントデータに応じて、フレームデータを生成する方法の例を説明する図である。
[図10] 本技術を適用したセンサチップの一実施の形態の構成例を示す図である。
[図11] センサ部201の構成例を示すブロック図である。
[図12] 画素アレイ部211の構成例の概要を示す斜視図である。
[図13] 画素アレイ部211の構成例を示すブロック図である。
[図14] 画素ブロック41の構成例を示す回路図である。
[図15] イベント検出部52 kの構成例を示すブロック図である。
[図16] 量子化部84の構成例を示すブロック図である。
[図17] 閾値設定部231 kの構成例を示す回路図である。
[図18] センサチップ200の動作の例を説明するフローチャートである。
[図19] 光学フィルタ221 kとして、CF301 kを採用した場合の画素アレイ部211の構成例の概要を示す斜視図である。
[図20] 光学フィルタ221 kとして、ベイヤ配列のCF301 kを採用した場合の画素アレイ部211の構成例を示すブロック図である。
[図21] 光学フィルタ221 kとして、ベイヤ配列のCF301 kを採用した場合のイベントの検出と、画素信号の出力とを説明する図である。
[図22] イベント閾値Vth(k)の設定により、イベント検出部52 kのゲインが調整されることを説明する図である。
[図23] イベント閾値Vth(k)の設定により、イベント検出部52 kのゲインが調整されることを説明する図である。
[図24] CF301の配列の例を示す図である。
[図25] 所定の色の光を透過する透過機構の例を示す図である。
[図26] 光学フィルタ221 kとして、偏光フィルタ331 kを採用した場合の画素アレイ部211の構成例の概要を示す斜視図である。
[図27] 光学フィルタ221 kとして、ベイヤ配列の偏光フィルタ331 kを採用した場合の画素アレイ部211の構成例を示すブロック図である。
[図28] 量子化部84の他の構成例を示すブロック図である。
[図29] 閾値設定部231 kが設定するイベント閾値Vth(k)(H)及びVth(k)(L)の例と、量子化部84が出力する量子化値(H)及び量子化値(L)の例とを示す図である。
[図30] イベント検出部52 kの構成例を示すブロック図である。
[図31] 減算部83が有するオペアンプ102の構成例を示す回路図である。
[図32] ゲイン調整機構222の他の例を有する画素アレイ部211の構成例を示すブロック図である。
[図33] ゲイン調整機構222として機能するイベント検出部401 kの第1の構成例を示すブロック図である。
[図34] 電流電圧変換部411の構成例を示す回路図である。
[図35] 電流電圧変換部411によるイベント検出部401 kのゲインの調整方法を説明する図である。
[図36] ゲイン調整機構222として機能するイベント検出部401 kの第2の構成例を示すブロック図である。
[図37] 減算部431の構成例を示す回路図である。
[図38] ゲインのfine調整とcoarse調整とが可能な画素アレイ部211の構成例を示すブロック図である。
[図39] イベント検出部501 kの構成例を示すブロック図である。
[図40] イベント検出部501 kのゲインのfine調整とcoarse調整とを説明する図である。
[図41] イベント検出部501kのゲインのfine調整とcoarse調整との例を説明する図である。
[図42] 照明のスペクトルと、CFの分光特性との例を示す図である。
[図43] R光、G光、B光に対する感度の調整の例を示す図である。
[図44] 車両制御システムの概略的な構成の一例を示すブロック図である。
[図45] 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。

発明を実施するための形態

[0012]
 以下、本技術の実施の形態について説明するが、その前段階の準備として、本技術が適用され得る非同期型のイメージセンサとしてのセンサチップについて説明する。
[0013]
 <本技術が適用され得るセンサチップ>
[0014]
 図1は、本技術が適用され得るセンサチップの構成例を示す図である。
[0015]
 センサチップ10は、1チップの半導体チップであり、複数のダイ(基板)としてのセンサダイ(基板)11とロジックダイ12とが積層されて構成される。なお、センサチップ10は、1個のダイで構成することもできるし、3個以上のダイを積層して構成することもできる。
[0016]
 図1のセンサチップ10において、センサダイ11には、センサ部21(としての回路)が構成され、ロジックダイ12には、ロジック部22が構成されている。なお、センサ部21については、その一部を、ロジックダイ12に構成することができる。また、ロジック部22については、その一部を、センサダイ11に構成することができる。
[0017]
 センサ部21は、入射光の光電変換を行って電気信号を生成する画素を有し、画素の電気信号の変化であるイベントの発生を表すイベントデータをイベント検出部52(図3)生成する。センサ部21は、イベントデータを、ロジック部22に供給する。すなわち、センサ部21は、画素において、入射光の光電変換を行って電気信号を生成する撮像を行い、電気信号の出力を行う。センサ部21は、画素の電気信号の変化であるイベントの発生を表すイベントデータを生成するだけでなく撮像データ(画素信号)を画素信号生成部53(図3)から、ロジック部22に出力する。
[0018]
 ここで、同期型のイメージセンサとは、垂直同期信号に同期して撮像を行い、ラスタスキャン形式でフレームデータを出力するイメージセンサである。センサ部21は、イベントデータを出力するにあたり、垂直同期信号に同期して動作するわけではないので、同期型のイメージセンサに対して、非同期型(のイメージセンサ)である、ということができる。
[0019]
 なお、センサ部21では、上述のとおり、イベントデータの他、同期型のイメージセンサと同様に、フレームデータを生成して出力することができる。さらに、センサ部21では、イベントが発生した画素の電気信号を、フレームデータの画素の画素値となる画素信号として、イベントデータととともに出力することができる。
[0020]
 ロジック部22は、必要に応じて、センサ部21の制御を行う。また、ロジック部22は、センサ部21からのイベントデータに応じて、フレームデータを生成するデータ処理や、センサ部21からの撮像データ、又は、センサ部21からのイベントデータに応じて生成されたフレームデータを対象とする画像処理等の各種のデータ処理を行い、イベントデータや、フレームデータ、撮像データの各種のデータ処理を行うことにより得られるデータ処理結果を出力する。
[0021]
 <センサ部21の構成例>
[0022]
 図2は、図1のセンサ部21の構成例を示すブロック図である。
[0023]
 センサ部21は、画素アレイ部31、駆動部32、アービタ33、AD(Analog to Digital)変換部34、及び、出力部35を備える。
[0024]
 画素アレイ部31は、複数の画素51(図3)が2次元格子状に配列されて構成される。画素アレイ部31は、画素51の光電変換によって生成される電気信号としての光電流に所定の閾値を超える変化(閾値以上の変化を必要に応じて含む)が発生した場合に、その光電流の変化をイベントとして検出する。画素アレイ部31は、イベントを検出した場合、イベントの発生を表すイベントデータの出力を要求するリクエストを、アービタ33に出力する。そして、画素アレイ部31は、アービタ33からイベントデータの出力の許可を表す応答を受け取った場合、イベントデータを、駆動部32及び出力部35に出力する。さらに、画素アレイ部31は、イベントが検出された画素51の電気信号を、画素信号生成部53を介して画素信号として、AD変換部34に出力する。
[0025]
 駆動部32は、画素アレイ部31に制御信号を供給することにより、画素アレイ部31を駆動する。例えば、駆動部32は、画素アレイ部31からイベントデータが出力された画素51を駆動し、その画素51の画素信号を、AD変換部34に供給(出力)させる。
[0026]
 アービタ33は、画素アレイ部31からのイベントデータの出力を要求するリクエストを調停し、イベントデータの出力の許可又は不許可を表す応答やイベント検出をリセットするリセット信号を、画素アレイ部31に返す。
[0027]
 AD変換部34は、例えば、後述する画素ブロック41(図3)の列ごとに、例えば、シングルスロープ型のADC(AD Converter)(図示せず)を有する。AD変換部34は、各列のADCにおいて、その列の画素ブロック41の画素51の画素信号をAD変換し、出力部35に供給する。なお、AD変換部34では、画素信号のAD変換とともに、CDS(Correlated Double Sampling)を行うことができる。
[0028]
 出力部35は、AD変換部34からの画素信号や、画素アレイ部31からのイベントデータに必要な処理を施し、ロジック部22より出力する。
[0029]
 ここで、画素51で生成される光電流の変化は、画素51に入射する光の光量変化とも捉えることができるので、イベントは、画素51の光量変化(閾値を超える光量変化)であるとも言うことができる。
[0030]
 イベントの発生を表すイベントデータには、少なくとも、イベントとしての光量変化が発生した画素ブロックの位置を表す位置情報(座標等)が含まれる。その他、イベントデータには、光量変化の極性(正負)を含ませることができる。
[0031]
 画素アレイ部31からイベントが発生したタイミングで出力されるイベントデータの系列については、イベントデータどうしの間隔がイベントの発生時のまま維持されている限り、イベントデータは、イベントが発生した(相対的な)時刻を表す時刻情報を暗示的に含んでいるということができる。但し、イベントデータがメモリに記憶されること等により、イベントデータどうしの間隔がイベントの発生時のままには維持されなくなると、イベントデータに暗示的に含まれる時刻情報が失われる。そのため、出力部35は、イベントデータどうしの間隔がイベントの発生時のまま維持されなくなる前に、イベントデータに、タイムスタンプ等の、イベントが発生した(相対的な)時刻を表す時刻情報を含める。イベントデータに時刻情報を含める処理は、イベントデータに暗示的に含まれる時刻情報が失われる前であれば、出力部35以外の任意のブロックで行うことができる。
[0032]
 <画素アレイ部31の構成例>
[0033]
 図3は、図2の画素アレイ部31の構成例を示すブロック図である。
[0034]
 画素アレイ部31は、複数の画素ブロック41を有する。画素ブロック41は、I行×J列(I及びJは整数)に配列された1以上のI×J個の画素51、イベント検出部52、及び、画素信号生成部53を備える。画素ブロック41内の1以上の画素51は、イベント検出部52及び画素信号生成部53を共有する。また、画素ブロック41の列ごとには、画素ブロック41とAD変換部34のADCとを接続するVSL(Vertical Signal Line)が配線される。
[0035]
 画素51は、被写体からの入射光を受光し、光電変換して電気信号としての光電流を生成する。画素51は、駆動部32の制御に従って、光電流を、イベント検出部52に供給する。
[0036]
 イベント検出部52は、駆動部32の制御に従って、画素51のそれぞれからの光電流の所定の閾値を超える変化を、イベントとして検出する。イベント検出部52は、イベントを検出した場合、イベントの発生を表すイベントデータの出力を要求するリクエストを、アービタ33(図2)に供給する。そして、イベント検出部52は、リクエストに対して、イベントデータの出力を許可する旨の応答を、アービタ33から受け取ると、イベントデータを、駆動部32及び出力部35に出力する。
[0037]
 画素信号生成部53は、イベント検出部52においてイベントが検出された場合に、駆動部32の制御に従って、画素51の光電変換された電圧を画素信号として生成し、VSLを介して、AD変換部34に供給する。
[0038]
 ここで、光電流の所定の閾値を超える変化をイベントとして検出することは、同時に、光電流の所定の閾値を超える変化がなかったことをイベントとして検出していると捉えることができる。画素信号生成部53では、画素信号の生成を、イベントとしての光電流の所定の閾値を超える変化が検出された場合の他、イベントとしての光電流の所定の閾値を超える変化がなかったことが検出された場合に行うことができる。
[0039]
 <画素ブロック41の構成例>
[0040]
 図4は、画素ブロック41の構成例を示す回路図である。
[0041]
 画素ブロック41は、図3で説明したように、画素51、イベント検出部52、及び、画素信号生成部53を備える。
[0042]
 画素51は、光電変換素子61、転送トランジスタ62及び63を備える。
[0043]
 光電変換素子61は、例えば、PD(Photodiode)で構成され、入射光を受光し、光電変換して電荷を生成する。
[0044]
 転送トランジスタ62は、例えば、N(Negative)型のMOS(Metal-Oxide-Semiconductor) FET(Field Effect Transistor)で構成される。画素ブロック41を構成するI×J個の画素51のうちのn番目の画素51を構成する転送トランジスタ62は、駆動部32(図2)から供給される制御信号ORGnに従ってオン/オフする。転送トランジスタ62がオンすることにより、光電変換素子61で生成された電荷は、光電流として、イベント検出部52に転送(供給)される。
[0045]
 転送トランジスタ63は、例えば、N型のMOS(NMOS) FETで構成される。画素ブロック41を構成するI×J個の画素51のうちのn番目の画素51を構成する転送トランジスタ63は、駆動部32から供給される制御信号(転送信号)TRGnに従ってオン/オフする。転送トランジスタ63がオンすることにより、光電変換素子61で生成された電荷は、画素信号生成部53のFD74に転送される。
[0046]
 画素ブロック41を構成するI×J個の画素51は、ノード60を介して、その画素ブロック41を構成するイベント検出部52に接続されている。したがって、画素51(の光電変換素子61)で生成された光電流は、ノード60を介して、イベント検出部52に供給される。その結果、イベント検出部52には、画素ブロック41内のすべての画素51の光電流の和が供給される。したがって、イベント検出部52では、画素ブロック41を構成するI×J個の画素51から供給される光電流の和の変化がイベントとして検出される。
[0047]
 画素信号生成部53は、リセットトランジスタ71、増幅トランジスタ72、選択トランジスタ73、及び、FD(Floating Diffusion)74を備える。
[0048]
 リセットトランジスタ71、増幅トランジスタ72、及び、選択トランジスタ73は、例えば、N型のMOS FETで構成される。
[0049]
 リセットトランジスタ71は、駆動部32(図2)から供給される制御信号RSTに従ってオン/オフする。リセットトランジスタ71がオンすることにより、FD74が電源VDDに接続され、FD74に蓄積された電荷が電源VDDに排出される。これにより、FD74は、リセットされる。
[0050]
 増幅トランジスタ72のゲートはFD74に、ドレインは電源VDDに、ソースは、選択トランジスタ73を介してVSLに、それぞれ接続される。増幅トランジスタ72は、ソースフォロアになっており、ゲートに供給されるFD74の電圧に対応する電圧(電気信号)を、選択トランジスタ73を介してVSLに出力する。
[0051]
 選択トランジスタ73は、駆動部32から供給される制御信号SELに従ってオン/オフする。選択トランジスタ73がオンすることにより、増幅トランジスタ72からのFD74の電圧に対応する電圧が、VSLに出力される。
[0052]
 FD74は、画素51の光電変換素子61から転送トランジスタ63を介して転送されてくる電荷を蓄積し、電圧に変換する。
[0053]
 以上のように構成される画素51及び画素信号生成部53については、駆動部32は、転送トランジスタ62を、制御信号OFGnによりオンにして、画素51の光電変換素子61で生成された電荷による光電流を、イベント検出部52に供給させる。これにより、イベント検出部52には、画素ブロック41内のすべての画素51の光電流の和の電流が供給される。
[0054]
 画素ブロック41において、イベント検出部52が、イベントとしての光電流(の和)の変化を検出すると、駆動部32は、その画素ブロック41のすべての画素51の転送トランジスタ62をオフにして、イベント検出部52への光電流の供給を停止させる。そして、駆動部32は、イベントの検出後、制御信号(選択信号)SELにて画素51の行を選択後に光電変換素子61をリセットし、露光を開始させる。駆動部32は、露光完了後に転送信号TRGnにより、イベントが検出された画素ブロック41内の画素51の転送トランジスタ63を順にオンにして、光電変換素子61で生成された電荷をFD74に転送させる。FD74では、画素51(の光電変換素子61)から転送される電荷が蓄積される。FD74に蓄積された電荷に対応する電圧は、画素51の画素信号として、増幅トランジスタ72及び選択トランジスタ73を介して、VSLに出力される。
[0055]
 以上のように、センサ部21(図2)では、イベントが検出された画素ブロック41のみの画素51の画素信号が、順に、VSLに出力される。VSLに出力された画素信号は、AD変換部34に供給され、AD変換される。
[0056]
 ここで、画素ブロック41内の各画素51については、転送トランジスタ63を順にオンにするのではなく、同時にオンにすることができる。この場合、画素ブロック41内のすべての画素51の画素信号の和を出力することができる。
[0057]
 図3の画素アレイ部31において、画素ブロック41が複数の画素51で構成される場合には、その複数の画素51で、イベント検出部52及び画素信号生成部53が共有される。これにより、1個の画素51に対して、1個のイベント検出部52及び1個の画素信号生成部53を設ける場合に比較して、イベント検出部52及び画素信号生成部53の数を少なくすることができ、画素アレイ部31の規模を抑制することができる。
[0058]
 なお、画素ブロック41は、複数の画素51ではなく、1個の画素51で構成することができる。
[0059]
 さらに、画素ブロック41では、画素51ごとに、イベント検出部52を設けることができる。画素ブロック41の複数の画素51で、イベント検出部52を共有する場合には、画素ブロック41の単位でイベントが検出されるが、画素51ごとに、イベント検出部52を設ける場合には、画素51の単位で、イベントを検出することができる。
[0060]
 また、画素信号を出力する必要ない場合には、画素ブロック41は、画素信号生成部53を設けずに構成することができる。画素ブロック41を、画素信号生成部53を設けずに構成する場合には、AD変換部34及び転送トランジスタ63を設けずに、センサ部21を構成することができる。この場合、画素アレイ部31の規模を抑制することができる。
[0061]
 <イベント検出部52の構成例>
[0062]
 図5は、図3のイベント検出部52の構成例を示すブロック図である。
[0063]
 イベント検出部52は、電流電圧変換部81、バッファ82、減算部83、量子化部84、及び、転送部85を備える。
[0064]
 電流電圧変換部81は、画素51からの光電流(の和)を、その光電流の対数に対応する電圧(以下、光電圧ともいう)に変換し、バッファ82に供給する。
[0065]
 バッファ82は、電流電圧変換部81からの光電圧をバッファリングし、減算部83に供給する。
[0066]
 減算部83は、現在の光電圧と、現在と微小時間だけ異なるタイミングの光電圧との差を演算し、その差に対応する差信号を、量子化部84に供給する。
[0067]
 量子化部84は、減算部83からの差信号をディジタル信号に量子化し、差信号の量子化値を、転送部85に供給する。
[0068]
 転送部85は、量子化部84からの差信号の量子化値に応じて、イベントデータを、出力部35に転送(出力)する。すなわち、転送部85は、イベントデータの出力を要求するリクエストを、アービタ33に供給する。そして、転送部85は、リクエストに対して、イベントデータの出力を許可する旨の応答をアービタ33から受け取ると、イベントデータを、出力部35に出力する。
[0069]
 <電流電圧変換部81の構成例>
[0070]
 図6は、図5の電流電圧変換部81の構成例を示す回路図である。
[0071]
 電流電圧変換部81は、トランジスタ91ないし93で構成される。トランジスタ91及び93としては、例えば、N型のMOS FETを採用することができ、トランジスタ92としては、例えば、P型のMOS(PMOS) FETを採用することができる。
[0072]
 トランジスタ91のソースは、トランジスタ93のゲートと接続され、トランジスタ91のソースとトランジスタ93のゲートとの接続点には、画素51からの光電流が供給される。トランジスタ91のドレインは、電源VDDに接続され、そのゲートは、トランジスタ93のドレインに接続される。
[0073]
 トランジスタ92のソースは、電源VDDに接続され、そのドレインは、トランジスタ91のゲートとトランジスタ93のドレインとの接続点に接続される。トランジスタ92のゲートには、所定のバイアス電圧Vbiasが印加される。
[0074]
 トランジスタ93のソースは接地される。
[0075]
 電流電圧変換部81において、トランジスタ91のドレインは電源VDD側に接続されており、ソースフォロワになっている。ソースフォロワになっているトランジスタ91と、そのソースにゲートが接続されているトランジスタ93より、画素51からの光電流は、その光電流の対数に対応する光電圧に変換される。
[0076]
 光電圧は、トランジスタ91のゲートとトランジスタ93のドレインとの接続点から、バッファ82(図5)に供給される。
[0077]
 <減算部83及び量子化部84の構成例>
[0078]
 図7は、図5の減算部83及び量子化部84の構成例を示す回路図である。
[0079]
 減算部83は、コンデンサ101、オペアンプ102、コンデンサ103、及び、スイッチ104を備える。量子化部84は、コンパレータ111を備える。
[0080]
 コンデンサ101の一端は、バッファ82(図5)の出力端子に接続され、他端は、オペアンプ102の入力端子に接続される。したがって、オペアンプ102の入力端子には、コンデンサ101を介して光電圧が入力される。
[0081]
 オペアンプ102の出力端子は、コンパレータ111の非反転入力端子(+)に接続される。
[0082]
 コンデンサ103の一端は、オペアンプ102の入力端子に接続され、他端は、オペアンプ102の出力端子に接続される。
[0083]
 スイッチ104は、コンデンサ103の両端の接続をオン/オフするように、コンデンサ103に接続される。スイッチ104は、アービタ33からのリセット信号に従ってイベント検出後等にオン/オフすることにより、コンデンサ103の両端の接続をオン/オフする。
[0084]
 スイッチ104をオンした際のコンデンサ101のバッファ82(図5)側の光電圧をVinitと表すとともに、コンデンサ101の容量(静電容量)をC1と表すこととする。オペアンプ102の入力端子は、仮想接地になっており、スイッチ104がオンである場合にコンデンサ101に蓄積される電荷Qinitは、式(1)により表される。
[0085]
 Qinit = C1 ×Vinit
                        ・・・(1)
[0086]
 また、スイッチ104がオンである場合には、コンデンサ103の両端は短絡されるため、コンデンサ103に蓄積される電荷はゼロとなる。
[0087]
 その後、スイッチ104がオフになった場合の、コンデンサ101のバッファ82(図5)側の光電圧を、Vafterと表すこととすると、スイッチ104がオフになった場合にコンデンサ101に蓄積される電荷Qafterは、式(2)により表される。
[0088]
 Qafter = C1×Vafter
                        ・・・(2)
[0089]
 コンデンサ103の容量をC2と表すとともに、オペアンプ102の出力電圧をVoutと表すこととすると、コンデンサ103に蓄積される電荷Q2は、式(3)により表される。
[0090]
 Q2 = -C2×Vout
                        ・・・(3)
[0091]
 スイッチ104がオフする前後で、コンデンサ101の電荷とコンデンサ103の電荷とを合わせた総電荷量は変化しないため、式(4)が成立する。
[0092]
 Qinit = Qafter + Q2
                        ・・・(4)
[0093]
 式(4)に式(1)ないし式(3)を代入すると、式(5)が得られる。
[0094]
 Vout = -(C1/C2)×(Vafter - Vinit)
                        ・・・(5)
[0095]
 式(5)によれば、減算部83では、光電圧Vafter及びVinitの減算、すなわち、光電圧VafterとVinitとの差Vafter - Vinitに対応する差信号Voutの算出が行われる。式(5)によれば、減算部83の減算のゲインはC1/C2となる。通常、ゲインを最大化することが望まれるため、C1を大きく、C2を小さく設計することが好ましい。一方、C2が小さすぎると、kTCノイズが増大し、ノイズ特性が悪化するおそれがあるため、C2の容量削減は、ノイズを許容することができる範囲に制限される。また、画素ブロック41ごとに減算部83を含むイベント検出部52が搭載されるため、容量C1やC2には、面積上の制約がある。これらを考慮して、容量C1及びC2の値が決定される。
[0096]
 コンパレータ111は、減算部83からの差信号と、反転入力端子(-)に印加された所定の閾値(電圧)Vthとを比較する。コンパレータ111は、差信号と閾値Vthとの比較結果を表す、例えば、H(High)レベル又はL(Low)レベルを、差信号の量子化値として、転送部85に出力する。
[0097]
 転送部85は、量子化部84からの差信号の量子化値に応じて、イベントとしての光量変化が発生したと認められる場合、すなわち、差信号(Vout)が閾値Vthより大(又は小)である場合に、イベントの発生を表すイベントデータ(例えば、Hレベル)を、出力部35に出力する。例えば、転送部85は、量子化部84からの差信号の量子化値を、イベントデータとして、出力部35に出力する。
[0098]
 出力部35は、転送部85からのイベントデータに、そのイベントデータが表すイベントが発生した画素51(を有する画素ブロック41)の位置情報、及び、イベントが発生した時刻を表す時刻情報、さらには、必要に応じて、イベントとしての光量変化の極性を含めて出力する。
[0099]
 イベントが発生した画素51の位置情報、イベントが発生した時刻を表す時刻情報、イベントとしての光量変化の極性を含むイベントデータのデータ形式としては、例えば、AER(Address Event Representation)と呼ばれるデータ形式を採用することができる。
[0100]
 なお、イベント検出部52全体のゲインAは、電流電圧変換部81のゲインをCG logとし、バッファ82のゲインを1とし、量子化部84のゲインをGとすると、次の式により表される。
[0101]
 A = CG logC1/C2G(Σi photo_n)
                        ・・・(6)
[0102]
 i photo_nは、画素ブロック41を構成するI×J個の画素51のうちのn番目の画素51の光電流を表す。式(6)のΣは、nを、1からI×Jまでの整数に変化させてとるサメーションを表す。
[0103]
 なお、画素51では、カラーフィルタ等の所定の光を透過する光学フィルタを設けること等によって、入射光として、任意の光を受光することができる。例えば、画素51において、入射光として、可視光を受光する場合、イベントデータは、視認することができる被写体が映る画像における画素値の変化の発生を表す。また、例えば、画素51において、入射光として、測距のための赤外線やミリ波等を受光する場合、イベントデータは、被写体までの距離の変化の発生を表す。さらに、例えば、画素51において、入射光として、温度の測定のための赤外線を受光する場合、イベントデータは、被写体の温度の変化の発生を表す。本実施の形態では、画素51において、入射光として、可視光を受光することとする。
[0104]
 図8は、図2のセンサ部21の動作の一例を説明するタイミングチャートである。
[0105]
 タイミングT0において、駆動部32は、制御信号OFGnを全てLレベルからHレベルにして、画素ブロック41内の全画素51の転送トランジスタ62をオンにする。これにより、画素ブロック41内の全画素51の光電流の和が、イベント検出部52に供給される。このとき、転送信号TRGnはすべてLレベルであり、全画素51の転送トランジスタ63はオフである。
[0106]
 例えば、タイミングT1において、イベント検出部52は、イベントを検出すると、そのイベントの検出に応じて、Hレベルのイベントデータを出力する。
[0107]
 駆動部32は、Hレベルのイベントデータに応じて、タイミングT2において制御信号OFGnをすべてLレベルにして、画素51からイベント検出部52への光電流の供給を停止させる。また、駆動部32は、制御信号SELをHレベルにし、制御信号RST及び転送信号TRGnを一定期間だけHレベルにして、光電変換素子61の電荷を電源VDDに排出させることで、画素51をリセットする。駆動部32は、露光時間終了後に制御信号RSTをHレベルにして、FD74をリセットする。画素信号生成部53は、FD74のリセット時のFD74の電圧に対応する画素信号を、リセットレベルとして出力し、AD変換部34は、そのリセットレベルをAD変換する。
[0108]
 リセットレベルのAD変換後、駆動部32は、転送信号TRG1を一定期間だけHレベルにして、イベントが検出された画素ブロック41内の1つ目の画素51(の光電変換素子61)の光電変換により生成された電荷を、FD74に転送させる。画素信号生成部53は、画素51から電荷が転送されたFD74の電圧に対応する画素信号を、信号レベルとして出力し、AD変換部34は、その信号レベルをAD変換する。
[0109]
 AD変換部34は、AD変換後の信号レベルとリセットレベルとの差分を、画像(フレームデータ)の画素値となる画素信号として、出力部35に出力する。
[0110]
 ここで、信号レベルとリセットレベルとの差分を、画像の画素値となる画素信号として求める処理は、CDSと呼ばれる。CDSは、信号レベル及びリセットレベルのAD変換後に行う他、AD変換部34でシングルスロープ型のAD変換が行われる場合には、リセットレベルのAD変換結果を、初期値として、信号レベルのAD変換を行うことにより、信号レベル及びリセットレベルのAD変換と同時に行うことができる。
[0111]
 画素ブロック41内の1つ目の画素51の画素信号のAD変換後、駆動部32は、転送信号TRG2を一定期間だけHレベルにすることで、イベントが検出された画素ブロック41内の2つ目の画素51の画素信号を出力させる。
[0112]
 センサ部21では、以下、同様の動作が行われ、イベントが検出された画素ブロック41内のそれぞれの画素51の画素信号が順に出力される。
[0113]
 画素ブロック41内のイベントが検出された画素51の画素信号が出力されると、駆動部32は、制御信号OFGnをHレベルにして、画素ブロック41内の画素51の転送トランジスタ62をオンにし、以下、同様の動作が繰り返される。
[0114]
 <イベントデータに応じたフレームデータの生成>
[0115]
 図9は、イベントデータに応じて、フレームデータを生成する方法の例を説明する図である。
[0116]
 ロジック部22は、例えば、外部からの指令等に応じて、フレーム間隔及びフレーム幅を設定する。ここで、フレーム間隔とは、イベントデータに応じて生成されるフレームデータのフレームの間隔を表す。フレーム幅とは、1フレームのフレームデータの生成に用いるイベントデータの時間幅を表す。ロジック部22が設定したフレーム間隔及びフレーム幅を、それぞれ、設定フレーム間隔及び設定フレーム幅ともいう。
[0117]
 ロジック部22は、設定フレーム間隔及び設定フレーム幅、並びに、センサ部21からのイベントデータに応じて、フレーム形式の画像データであるフレームデータを生成することにより、イベントデータをフレームデータに変換する。
[0118]
 すなわち、ロジック部22は、設定フレーム間隔ごとに、設定フレーム間隔の先頭から設定フレーム幅内のイベントデータに応じて、フレームデータを生成する。
[0119]
 いま、イベントデータが、イベントが発生した時刻を表す時刻情報(以下、イベントの時刻ともいう)t i、及び、イベントが発生した画素51(を有する画素ブロック41)の位置情報(以下、イベントの位置ともいう)としての座標(x, y)を含むこととする。
[0120]
 図9では、x軸、y軸、及び、時間軸tで構成される3次元(時)空間において、イベントデータとしての点が、そのイベントデータに含まれるイベントの時刻t、及び、イベントの位置(としての座標)(x, y)にプロットされている。
[0121]
 すなわち、イベントデータに含まれるイベントの時刻t、及び、イベントの位置(x, y)で表される3次元空間上の位置(x, y, t)を、イベントの時空間位置ということとすると、図9では、イベントデータが、イベントの時空間位置(x, y, t)に、点としてプロットされている。
[0122]
 ロジック部22は、例えば、外部からフレームデータの生成が指示された時刻や、センサチップ10の電源がオンにされた時刻等の所定の時刻を、フレームデータの生成を開始する生成開始時刻として、イベントデータに応じたフレームデータの生成を開始する。
[0123]
 いま、生成開始時刻から、設定フレーム間隔ごとの、時間軸t方向に、設定フレーム幅の厚み(高さ)を有する直方体をフレームボリュームということとする。フレームボリュームのx軸方向及びy軸方向のサイズは、例えば、画素ブロック41又は画素51のx軸方向及びy軸方向の個数に等しい。
[0124]
 ロジック部22は、設定フレーム間隔ごとに、設定フレーム間隔の先頭から設定フレーム幅のフレームボリューム内のイベントデータに応じて(イベントデータを用いて)、1フレームのフレームデータを生成する。
[0125]
 フレームデータの生成は、例えば、イベントデータに含まれるイベントの位置(x, y)のフレームの画素(の画素値)を白色に、フレームの他の位置の画素をグレー等の所定の色にセットすることで行うことができる。
[0126]
 その他、フレームデータの生成は、イベントデータがイベントとしての光量変化の極性を含む場合には、イベントデータに含まれる極性を考慮して行うことができる。例えば、極性が正である場合には、画素を白色にセットし、極性が負である場合には、画素を黒色にセットすることができる。
[0127]
 さらに、図3及び図4で説明したように、イベントデータを出力するとともに、画素51の画素信号を出力する場合には、イベントデータに応じ、画素51の画素信号を用いて、フレームデータを生成することができる。すなわち、フレームにおいて、イベントデータに含まれるイベントの位置(x, y)の(画素ブロック41に対応するブロック内の)画素を、その位置(x, y)の画素51の画素信号にセットするとともに、他の位置の画素をグレー等の所定の色にセットすることで、フレームデータを生成することができる。
[0128]
 なお、フレームボリューム内には、イベントの時刻tが異なるが、イベントの位置(x, y)が同一のイベントデータが複数存在する場合がある。この場合、例えば、イベントの時刻tが最も新しい又は古いイベントデータを優先させることができる。また、イベントデータが極性を含む場合には、イベントの時刻tが異なるが、イベントの位置(x, y)が同一の複数のイベントデータの極性を加算し、その加算により得られる加算値に応じた画素値を、イベントの位置(x, y)の画素にセットすることができる。
[0129]
 ここで、フレーム幅とフレーム間隔とが同一である場合、フレームボリュームは、隙間なく接した状態となる。また、フレーム間隔がフレーム幅より大である場合、フレームボリュームは、隙間を空けて並んだ状態となる。フレーム幅がフレーム間隔より大である場合、フレームボリュームは、一部が重複する形で並んだ状態となる。
[0130]
 <本技術を適用したセンサチップ>
[0131]
 図10は、本技術を適用したセンサチップの一実施の形態の構成例を示す図である。
[0132]
 なお、図中、図1のセンサチップ10と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
[0133]
 図10のセンサチップ200は、図1のセンサチップ10と同様に、非同期型の(イメージ)センサであり、センサダイ11とロジックダイ12とが積層されて構成される。そして、センサダイ11には、センサ部201が構成され、ロジックダイ12には、ロジック部22が構成されている。
[0134]
 したがって、図10のセンサチップ200は、センサダイ11とロジックダイ12とで構成され、ロジックダイ12に、ロジック部22が構成されている点で、図1のセンサチップ10と共通する。但し、センサチップ200は、センサダイ11に、センサ部21に代えて、センサ部201が構成されている点で、センサチップ10と相違する。
[0135]
 <センサ部201の構成例>
[0136]
 図11は、図10のセンサ部201の構成例を示すブロック図である。
[0137]
 なお、図中、図2のセンサ部21と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
[0138]
 図11において、センサ部201は、駆動部32、アービタ33、AD変換部34、出力部35、及び、画素アレイ部211を備える。
[0139]
 図2において、例えば、センサ部21が、画素アレイ部31を有し、ロジック部22が、駆動部32ないし出力部35を有することとすると、図11のセンサ部201は、駆動部32ないし出力部35を有し、図2のセンサ部21は、駆動部32ないし出力部35を有しない点で、センサ部201とセンサ部21とは相違する。さらに、センサ部201は、画素アレイ部31に代えて、画素アレイ部211を有し、センサ部21は、画素アレイ部31を有する点で、センサ部201とセンサ部21とは相違する。
[0140]
 <画素アレイ部211の構成例>
[0141]
 図12は、図11の画素アレイ部211の構成例の概要を示す斜視図である。
[0142]
 画素アレイ部211は、画素アレイ部31と同様に、複数の画素51が2次元格子状に配列されて構成される。
[0143]
 画素51の、入射光が入射する側には、所定の光を透過する透過機構としての光学フィルタ221 kが設けられている。
[0144]
 光学フィルタ221 kは、その光学フィルタ221 kに入射する入射光のうちの、所定の波長(帯)の光や、所定の偏光方向の光(偏光)を透過し、その光学フィルタ221 kが設けられた画素51に入射させる。
[0145]
 したがって、画素アレイ部211において、画素51は、その画素51に設けられている光学フィルタ221 kを透過した光を受光し、光電変換を行うことによって、その光に対応する電気信号としての光電流を生成する。
[0146]
 画素アレイ部211は、画素アレイ部31と同様に、イベント検出部52を有する。但し、画素アレイ部31では、イベント検出部52は、画素ブロック41(図3)ごとに設けられていたが、画素アレイ部211では、画素51ごとに設けられている。
[0147]
 イベント検出部52は、そのイベント検出部52が設けられた画素51の電気信号としての光電流に所定の閾値を超える変化をイベントとして検出する。
[0148]
 図12では、光学フィルタ221 kとして、光学フィルタ221 1,221 2,221 3,及び、221 4の4種類が存在する。光学フィルタ221 1ないし221 4は、透過させる光の波長(帯)や偏光方向が異なるように構成される。したがって、光学フィルタ221 1ないし221 4を透過した光を受光する画素51それぞれでは、異なる種類の光、すなわち、波長や偏光方向等が異なる光が受光される。
[0149]
 光学フィルタ221 1は、横×縦が2×2画素のうちの左上の画素51の位置に設けられ、光学フィルタ221 2は、右上の画素51の位置に設けられている。光学フィルタ221 3は、左下の画素51の位置に設けられ、光学フィルタ221 4は、右下の画素51の位置に設けられている。
[0150]
 光学フィルタ221 1ないし221 4は、以上のような2×2に配置された光学フィルタ221 1ないし221 4を単位として、画素アレイ部211に2次元格子状に配列された画素51に、繰り返し(周期的に)配置されている。
[0151]
 以下、光学フィルタ221 1ないし221 4を区別する必要がない場合、単に、光学フィルタ221とも記載する。
[0152]
 また、光学フィルタ221が、上述したように、ある単位で繰り返し配置される場合の、その繰り返しの単位を、繰り返し単位ともいう。図12では、2×2に配置された光学フィルタ221 1ないし221 4が繰り返し単位である。
[0153]
 図12では、所定の光を透過する透過機構として、異なる光を透過する2×2に配置された光学フィルタ221 1ないし221 4(を繰り返し単位として繰り返し配置された光学フィルタ)を採用したので、画素アレイ部211を構成する各画素51では、光学フィルタ221 1ないし221 4のいずれかを透過した光、すなわち、4種類の光のうちのいずれかが受光される。透過機構としては、画素51において、4種類の光のうちのいずれかが受光される機構の他、2若しくは3種類の光のうちのいずれかが受光される機構、又は、4種類以上の光のうちのいずれかが受光される機構を採用することができる。
[0154]
 ここで、所定の光を透過するということは、所定の光以外の光を遮断することであるから、光学フィルタ221等の、所定の光を透過する透過機構は、所定の光を遮断する遮断機構でもある。また、透過機構は、透過する光又は遮断する光を選択する選択機構であるということもできる。
[0155]
 画素アレイ部211には、その他、ゲイン調整機構222が設けられている。ゲイン調整機構222は、例えば、透過機構としての光学フィルタ221 kが透過する光(の種類)ごとに、イベント検出部52のゲインを直接的又は間接的(擬似的)に調整する。ゲイン調整機構222は、透過機構としての光学フィルタ221 kが透過する光ごとの、イベント検出部52のゲインの調整を、センサチップ200において、被写体を撮像する環境、例えば、被写体を照明する蛍光灯や白熱灯等の光源の色温度に応じて行うことができる。例えば、被写体を撮像するときの光源の色温度に応じて、透過機構としての光学フィルタ221 kが透過する光ごとに、各光のイベントの検出の感度が同一になるように、イベント検出部52のゲインを調整することができる。
[0156]
 なお、図12において、ゲイン調整機構222は、イベント検出部52の下部に示されているが、図12は、画素アレイ部211が、ゲイン調整機構222を有することを模式的に示した図であり、ゲイン調整機構222は、必ずしも、イベント検出部52の下部に設けられるわけではない。
[0157]
 また、ゲイン調整機構222によるゲインの調整は、ホワイトバランス等のゲインの設定後に行うことができる。
[0158]
 図13は、図12の画素アレイ部211の構成例を示すブロック図である。
[0159]
 なお、図中、図3の画素アレイ部31と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
[0160]
 画素アレイ部211は、複数の画素ブロック41、並びに、繰り返し単位である2×2個の光学フィルタ221を透過する光(の種類)に対応する4個の閾値設定部231 1,231 2,231 3、及び、231 4を備える。画素ブロック41は、複数としての、例えば、繰り返し単位に対応する2×2個の画素51である画素51 1,51 2,51 3、及び、51 4、画素51 kごとに設けられたイベント検出部52であるイベント検出部52 1,52 2,52 3、及び、52 4、並びに、画素信号生成部53を備える。また、画素ブロック41の列ごとには、画素ブロック41とAD変換部34のADCとを接続するVSLが配線されている。
[0161]
 したがって、画素アレイ部211は、複数の画素ブロック41を有する点、画素ブロック41が、画素51 k、イベント検出部52 k、及び、画素信号生成部53を有する点、並びに、画素ブロック41とAD変換部34のADCとを接続するVSLが配線されている点で、図3の画素アレイ部31と共通する。
[0162]
 但し、画素アレイ部211は、画素ブロック41が繰り返し単位に対応する2×2個の画素51 1ないし51 4を新たに有する点、イベント検出部52 kが画素51 kごとに設けられている点、及び、閾値設定部231 1ないし231 4が新たに設けられている点で、図3の画素アレイ部31と相違する。
[0163]
 したがって、画素アレイ部31(図3、図4)では、画素ブロック41を構成する1以上の画素51の光電流の和の変化がイベントとして検出されるのに対して、画素アレイ部211では、イベント検出部52 1ないし52 4において、画素ブロック41内の2×2個の画素51 1ないし51 4の光電流の変化が、それぞれイベントとして検出される。
[0164]
 なお、画素アレイ部211では、画素ブロック41の画素51 1ないし51 4の1以上においてイベントが発生した場合、すなわち、イベント検出部52 1ないし52 4のいずれかに1以上においてイベントが検出された場合に、イベントが検出された1以上のイベント検出部52 kそれぞれが出力するイベントデータを、1つのイベントデータに統合して(まとめて)出力することができる。
[0165]
 閾値設定部231 kは、ゲイン調整機構222の例であり、イベントを検出するときに用いられる閾値(以下、イベント閾値ともいう)を、透過機構としての光学フィルタ221が透過する光(の種類)ごとに設定する。閾値設定部231 kは、例えば、外部からの指令に応じて、又は、外部からの指令に応じて図示せぬ内蔵レジスタに設定される設定値に応じて、イベント閾値を設定(調整)することができる。
[0166]
 ここで、光学フィルタ221 kは、画素51 kに対して設けられており、画素51 kは、その画素51 kに対して設けられた光学フィルタ221 kを透過した光を受光する。
[0167]
 閾値設定部231 kは、光学フィルタ221 kを透過した光を受光する画素51 kのイベント(画素51 kの光電流の変化)を検出するときに用いられるイベント閾値Vth(k)を設定し、画素51 kのイベントを検出するイベント検出部52 kに供給する。
[0168]
 イベント検出部52 kは、画素51 kの光電流のイベント閾値Vth(k)(に対応する閾値)を超える変化を、イベントとして検出する。したがって、画素アレイ部211では、画素51 kが受光する光(の種類)ごとに異なるイベント閾値Vth(k)を設定して、イベントを検出することができる。
[0169]
 以下、画素51 1ないし51 4を区別する必要がない場合、単に、画素51とも記載する。同様に、イベント検出部52 1ないし52 4を区別する必要がない場合、イベント検出部52とも記載し、閾値設定部231 1ないし231 4を区別する必要がない場合、閾値設定部231とも記載する。
[0170]
 なお、本実施の形態では、閾値設定部231が、画素アレイ部211に設けられているが、閾値設定部231は、画素アレイ部211の外部に設けることができる。例えば、閾値設定部231は、センサ部201の、画素アレイ部211以外の部分や、ロジック部22の任意の部分、その他、センサチップ200の外部に設けることができる。
[0171]
 <画素ブロック41の構成例>
[0172]
 図14は、図13の画素ブロック41の構成例を示す回路図である。
[0173]
 なお、図中、図4の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
[0174]
 図14において、画素ブロック41は、図13で説明したように、複数としての繰り返し単位に対応する2×2個の画素51 1ないし51 4、画素51 kごとに設けられたイベント検出部52 1ないし52 4、及び、画素信号生成部53を有する。
[0175]
 したがって、図14の画素ブロック41は、画素51 k、イベント検出部52 k、及び、画素信号生成部53を有する点で、図4の場合と共通する。
[0176]
 但し、図14の画素ブロック41は、イベント検出部52 kが画素51 kごとに設けられている点で、図4の場合と相違する。
[0177]
 画素51 kは、光電変換素子61、転送トランジスタ62及び63を備え、図4の場合と同様に構成される。画素信号生成部53は、リセットトランジスタ71、増幅トランジスタ72、選択トランジスタ73、及び、FD74を備え、図4の場合と同様に構成される。
[0178]
 なお、画素ブロック41では、イベント検出部52 kとともに、画素信号生成部53も、画素51 kごとに設けることができる。イベント検出部52 k及び画素信号生成部53を、画素51 kごとに設けることは、画素ブロック41を構成する画素51 kが1画素であることと等価である。
[0179]
 <イベント検出部52 kの構成例>
[0180]
 図15は、図13及び図14のイベント検出部52 kの構成例を示すブロック図である。
[0181]
 なお、図中、図5の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
[0182]
 図15において、イベント検出部52 kは、電流電圧変換部81、バッファ82、減算部83、量子化部84、及び、転送部85を備える。
[0183]
 したがって、図15のイベント検出部52 kは、図5の場合と同様に構成される。
[0184]
 但し、図15のイベント検出部52 kは、閾値設定部231 kから量子化部84にイベント閾値Vth(k)が供給される点で、閾値設定部231 kから量子化部84にイベント閾値Vth(k)が供給されない図5の場合と相違する。
[0185]
 図16は、図15の量子化部84の構成例を示すブロック図である。
[0186]
 なお、図中、図7の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
[0187]
 図16において、量子化部84は、コンパレータ111を有し、図7の場合と同様に構成される。
[0188]
 但し、図16の量子化部84では、コンパレータ111の反転入力端子(-)に、閾値設定部231 kからのイベント閾値Vth(k)が供給(印加)される。
[0189]
 したがって、図16の量子化部84では、コンパレータ111において、減算部83からの差信号と、閾値設定部231 kからのイベント閾値Vth(k)とが比較され、その比較結果を表す量子化値が、転送部85に出力される。
[0190]
 転送部85では、量子化部84の量子化値に応じて、差信号Voutがイベント閾値Vth(k)より大(又は小)である場合に、イベントの発生を表すイベントデータ(例えば、Hレベル又はLレベル)を、出力部35に出力する。
[0191]
 したがって、イベント検出部52 kでは、イベント閾値Vth(k)が小さい値に設定された場合、差信号が小さくても、すなわち、画素51 kの光電流の変化が小さくても、その光電流の小さな変化が、イベントとして検出される。一方、イベント閾値Vth(k)が大きい値に設定された場合、差信号が大きくないと、すなわち、画素51 kの光電流の変化が大きくないと、光電流の変化が、イベントとして検出されない。
[0192]
 以上から、イベント閾値Vth(k)をどのような値に設定するかによって、イベント検出部52 kのゲインを、間接的(実質的)に調整することができる。例えば、イベント閾値Vth(k)を、あらかじめ決められたデフォルト値の1/2に設定することにより、そのイベント閾値Vth(k)を用いるイベント検出部52 kのゲインを、デフォルト値を用いる場合の2倍に調整することができる。この場合、画素51 kの光電流の変化を検出する感度が向上し、光電流の小さな変化を、イベントとして検出することができる。
[0193]
 以上のように、イベント検出部52 kで用いられるイベント閾値Vth(k)の設定により、イベント検出部52 kのゲインを実質的に調整することができ、これにより、イベントの検出を柔軟に行うことができる。すなわち、例えば、画素51 kの光電流の僅かな変化や、大きな変化を、イベントとして検出することができる。
[0194]
 <閾値設定部231 kの構成例>
[0195]
 図17は、閾値設定部231 kの構成例を示す回路図である。
[0196]
 図17のAは、閾値設定部231 kの第1の構成例を示している。
[0197]
 図17のAにおいて、閾値設定部231 kは、ラダー回路251、オペアンプ252、電圧Eの電源、抵抗値Rfの抵抗、及び、スイッチsw0ないしsw3を有する、いわゆるラダー型のDA(Digital to Analog)変換器250で構成される。
[0198]
 ラダー回路251は、抵抗値Rの複数の抵抗と、抵抗値2Rの複数の抵抗とで構成され、図17において、抵抗値2Rの抵抗のうちの右から2番目以降の抵抗から右側を見たときに、いずれの抵抗から見ても、インピーダンスが抵抗値Rになるように構成されている。例えば、右から2番目の抵抗値2Rの抵抗から右側を見た場合、抵抗値2Rの2個の抵抗が並列接続されているので、抵抗値はRになる。また、例えば、右から3番目の抵抗値2Rの抵抗から右側を見た場合、抵抗値2Rの抵抗と、抵抗値Rの2個の抵抗の直列接続、すなわち、抵抗値2Rの抵抗とが並列接続されているので、抵抗値はRになる。以下、同様に、抵抗値2Rの抵抗のうちの右から2番目以降の抵抗から右側を見たときに、いずれの抵抗から見ても、抵抗値は、抵抗値2Rの2個の抵抗が並列接続されたRになる。
[0199]
 いま、電圧Eの電源から流れる電流をiと表すこととする。
[0200]
 上述のように、ラダー回路251では、抵抗値2Rの抵抗のうちの右から2番目以降の抵抗から右側を見たときに、いずれの抵抗から見ても、抵抗値は、抵抗値2Rの2個の抵抗が並列接続されたRになるので、左から1番目、2番目、3番目、及び、4番目の抵抗値2Rの抵抗に流れる電流は、それぞれ、i/2, i/4, i/8, i/16となる。なお、電流iは、式i=E/Rで表される。
[0201]
 スイッチsw#jは、左から4-j番目の抵抗値2Rの抵抗(の一端)に接続されており、スイッチsw#jに供給される制御ビットb#jに応じて、端子a又は端子bを選択する。例えば、スイッチsw#jは、制御ビットb#jが0である場合に端子aを選択し、制御ビットb#jが1である場合に端子bを選択する。
[0202]
 端子aは、グラウンド(アース)に接続されており、端子bは、オペアンプ252の反転入力端子(-)に接続されている。
[0203]
 したがって、スイッチsw#jが端子aを選択した場合、左から4-j番目の抵抗値2Rの抵抗に流れる電流は、スイッチsw#jを介して、グラウンドに流れる。また、スイッチsw#jが端子bを選択した場合、左から4-j番目の抵抗値2Rの抵抗に流れる電流は、スイッチsw#jを介して、オペアンプ252の反転入力端子に供給される。
[0204]
 オペアンプ252の非反転入力端子(+)は、グラウンドに接続され、オペアンプ252の反転入力端子は、スイッチsw#jの端子b、及び、抵抗値Rfの抵抗の一端と接続されている。オペアンプ252の出力端子は、抵抗値Rfの抵抗の他端と接続されている。
[0205]
 以上のように構成される閾値設定部231 kでは、例えば、外部からの指令としての制御ビットb#jに応じて、スイッチsw#jが端子a又は端子bを選択し、スイッチsw#jの端子a又は端子bの選択によりオペアンプ252の出力端子(とグラウンドとの間)に現れる電圧が、イベント閾値Vth(k)に設定される。
[0206]
 例えば、スイッチsw0が端子bを選択し、他のスイッチsw1ないしsw3が端子aを選択した場合、仮想接地のオペアンプ252の反転入力端子側に流れる電流は、i/16になる。この場合、イベント閾値Vth(k)は、オペアンプ252の出力端子に現れる電圧-i/16×Rfに設定される。
[0207]
 また、例えば、スイッチsw3が端子bを選択し、他のスイッチsw0ないしsw2が端子aを選択した場合、仮想接地のオペアンプ252の反転入力端子側に流れる電流は、i/2になる。この場合、イベント閾値Vth(k)は、オペアンプ252の出力端子に現れる電圧-i/2×Rfに設定される。
[0208]
 以上のように、制御ビットb#jによって、スイッチsw#jの端子a又は端子bの選択を制御することにより、イベント閾値Vth(k)を、可変に設定することができる。
[0209]
 さらに、閾値設定部231 kをDA変換器250で構成することにより、イベント閾値Vth(k)を細かい幅で設定することができ、イベント検出部52 kのゲインを細かく調整するfine調整を行うことができる。
[0210]
 図17のBは、閾値設定部231 kの第2の構成例を示している。
[0211]
 図17のBにおいて、閾値設定部231 kは、PMOSのFET261、電流源262、PMOSのFET263、及び、抵抗264を有するDA変換器260で構成される。
[0212]
 DA変換器260において、FET261及び263のソースは、電源VDDに接続され、FET261のドレインは、電流源262に接続される。
[0213]
 そして、FET261のゲートとFET263のゲートとが接続され、FET261のドレインは、FET261のゲートとFET263のゲートとの接続点に接続される。
[0214]
 したがって、FET261及びFET263は、FET261をミラー元とするとともに、FET263をミラー先とするカレントミラーを構成する。
[0215]
 ミラー先のFET263には、ミラー元のFET261に流れる電流、すなわち、電流源262が流す電流に応じた電流(ミラー比倍の電流)が流れる。
[0216]
 ミラー先のFET263のドレインには、一端が接地された抵抗264の他端が接続される。
[0217]
 ここで、図17のBにおいて、ミラー先のFET263に記載されている矢印は、FET263が複数のFETであり、その複数のFETが、ミラー元のFET261に並列に接続されていること、すなわち、複数のFETそれぞれのゲートがFET261のゲートに、ドレインが電源VDDに、ソースが抵抗264に、それぞれ接続されていることを表す。
[0218]
 さらに、ミラー先のFET263に記載されている矢印は、FET263としての複数のFETの中で、電流源262が流す電流に応じた電流を流すFET(以下、稼働FETともいう)の数を調整することができることを表す。
[0219]
 FET263としての複数のFETの中で、稼働FETの数を調整することにより、抵抗264に流れる電流が変化する。
[0220]
 以上のように構成される閾値設定部231 kでは、例えば、外部からの指令に応じて、稼働FETの数が設定され、その稼働FETが抵抗264に流す電流によって生じる電圧降下が、イベント閾値Vth(k)に設定される。
[0221]
 例えば、1個の稼働FETに流れる電流をiと、稼働FETの数をNと、抵抗264の抵抗値をRと、それぞれ表すこととすると、イベント閾値Vth(k)は、稼働FETが抵抗264に流す電流によって生じる電圧降下iRNに設定される。
[0222]
 したがって、稼働FETの数Nによって、イベント閾値Vth(k)を、可変に設定することができる。さらに、DA変換器260によれば、DA変換器250と同様に、イベント閾値Vth(k)を細かい幅で設定することができ、イベント検出部52 kのゲインを細かく調整するfine調整を行うことができる。
[0223]
 図18は、図10のセンサチップ200の動作の例を説明するフローチャートである。
[0224]
 ステップS11において、ゲイン調整機構222(図12)は、イベント検出部52のゲインを、透過機構としての光学フィルタ221が透過する所定の光(の種類)ごとに調整し、処理は、ステップS12に進む。
[0225]
 すなわち、ステップS11では、例えば、ゲイン調整機構222としての閾値設定部231 kが、イベント閾値Vth(k)を、光学フィルタ221 kが透過する光(の種類)ごとに設定することで、イベント検出部52 kのゲインを、光学フィルタ221 kが透過する光ごとに調整する。
[0226]
 ステップS12では、ゲインの調整後のイベント検出部52 kが、イベントが発生すると、そのイベントを検出し、これにより、イベントデータと、イベントが検出された画素51 kの画素信号とが、センサ部21からロジック部22に出力される。
[0227]
 その後、処理は、ステップS12からステップS13に進み、ロジック部22は、センサ部21からのイベントデータに応じ、同じく、センサ部21からのイベントデータからの画素信号を用いて、フレームデータを生成する等のデータ処理を行い、データ処理結果を出力する。
[0228]
 <光学フィルタ221 kとして、CF301 kを採用した場合の画素アレイ部211の構成例>
[0229]
 図19は、光学フィルタ221 kとして、CF301 kを採用した場合の画素アレイ部211の構成例の概要を示す斜視図である。
[0230]
 なお、図中、図12の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
[0231]
 図19では、図12の光学フィルタ221 1,221 2,221 3,及び、221 4として、CF(Color Filter)301 1,301 2,301 3,及び、301 4が採用されている。
[0232]
 CF301 kは、ベイヤ配列のOCCF(On Chip Color Filter)であり、CF301 1は、R(Red)の光を、CF301 2及び301 3は、G(Green)の光を、CF301 4は、B(Blue)の光を、それぞれ透過する。
[0233]
 以下、CF301 1を透過するRの光を、R光ともいい、CF301 2を透過するGの光を、G光又はGr光ともいう。さらに、CF301 3を透過するGの光を、G光又はGb光ともいい、CF301 4を透過するBの光を、B光ともいう。また、CF301 1ないし301 4を区別する必要がない場合、単に、CF301とも記載する。
[0234]
 ベイヤ配列のCF301については、2×2に配置されたCF301 1ないし301 4を繰り返し単位として、その繰り返し単位が繰り返し配置されている。
[0235]
 なお、ベイヤ配列のCF301において、繰り返し単位を構成するCF301 2及び301 3それぞれを透過するGr光及びGb光は、いずれも、G光で、同一種類の光であるということができる。但し、Gr光及びGb光は、繰り返し単位を構成する別個のCF301 2及び301 3それぞれを透過する光であるので、ごこでは、異なる種類の光として扱うこととする。以上のような、繰り返し単位を構成する別個のCF301 2及び301 3それぞれを透過するGr光及びGb光については、以上のように異なる種類の光として扱ってもよいし、同一種類の光として扱ってもよい。
[0236]
 <画素アレイ部211の構成例>
[0237]
 図20は、光学フィルタ221 kとして、ベイヤ配列のCF301 kを採用した場合の画素アレイ部211の構成例を示すブロック図である。
[0238]
 なお、図中、図13の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
[0239]
 画素アレイ部211は、複数の画素ブロック41、並びに、繰り返し単位である2×2個の光学フィルタ221としてのCF301を透過する光(の種類)に対応する4個の閾値設定部231 1,231 2,231 3、及び、231 4を備える。画素ブロック41は、複数としての、例えば、繰り返し単位に対応する2×2個の画素51である画素51 1,51 2,51 3、及び、51 4、画素51 kごとに設けられたイベント検出部52であるイベント検出部52 k、並びに、画素信号生成部53を備える。また、画素ブロック41の列ごとには、画素ブロック41とAD変換部34のADCとを接続するVSLが配線されている。
[0240]
 したがって、図20の画素アレイ部211は、図13の場合と同様に構成される。
[0241]
 但し、閾値設定部231 1は、CF301 1を透過したR光を受光する画素51 1(以下、R画素51 1ともいう)のイベントを検出するときに用いられるイベント閾値Vth(1)を設定し、R画素51 1のイベントを検出するイベント検出部52 1に供給する。また、閾値設定部231 2は、CF301 2を透過したGr光を受光する画素51 2(以下、Gr画素51 2ともいう)のイベントを検出するときに用いられるイベント閾値Vth(2)を設定し、Gr画素51 2のイベントを検出するイベント検出部52 2に供給する。さらに、閾値設定部231 3は、CF301 3を透過したGb光を受光する画素51 3(以下、Gb画素51 3ともいう)のイベントを検出するときに用いられるイベント閾値Vth(3)を設定し、Gb画素51 3のイベントを検出するイベント検出部52 3に供給する。また、閾値設定部231 4は、CF301 4を透過したB光を受光する画素51 4(以下、B画素51 4ともいう)のイベントを検出するときに用いられるイベント閾値Vth(4)を設定し、B画素51 4のイベントを検出するイベント検出部52 4に供給する。
[0242]
 図21は、光学フィルタ221 kとして、ベイヤ配列のCF301 kを採用した場合のイベントの検出と、画素信号の出力とを説明する図である。
[0243]
 画素ブロック41は、ベイヤ配列のCF301 kの繰り返し単位に対応するR画素51 1、Gr画素51 2、Gb画素51 3、及び、B画素51 4を有する。そして、画素ブロック41では、その画素ブロック41を構成するR画素51 1、Gr画素51 2、Gb画素51 3、及び、B画素51 4のうちの1以上の画素51 kのイベントが検出された場合に、画素ブロック41を構成するR画素51 1、Gr画素51 2、Gb画素51 3、及び、B画素51 4すべての画素信号が露光時間後に(VSLに)出力される。
[0244]
 図21では、R画素51 1のイベントが検出され、そのR画素51 1を有する画素ブロック41を構成するR画素51 1、Gr画素51 2、Gb画素51 3、及び、B画素51 4すべての画素信号が出力されている。
[0245]
 以上のように、画素ブロック41が、ベイヤ配列のCF301 kの繰り返し単位に対応するR画素51 1、Gr画素51 2、Gb画素51 3、及び、B画素51 4を有し、そのR画素51 1、Gr画素51 2、Gb画素51 3、及び、B画素51 4のうちの1以上の画素51 kのイベントが検出された場合に、画素ブロック41を構成するR画素51 1、Gr画素51 2、Gb画素51 3、及び、B画素51 4すべての画素信号を出力することで、イベントが発生した画素51 kで光(被写体光)が受光された被写体の色彩を再現することができる。
[0246]
 すなわち、光学フィルタ221 kとして、ベイヤ配列のCF301 kを採用した場合、画素信号を用いて、被写体の色彩を再現したフレームデータを生成するためには、ベイヤ配列のCF301 kの繰り返し単位に対応するR画素51 1、Gr画素51 2、Gb画素51 3、及び、B画素51 4すべての画素信号が必要になる。
[0247]
 したがって、例えば、R画素51 1のイベントが検出された場合に、そのイベントが検出されたR画素51 1の画素信号だけを出力する場合には、フレームデータにおいて、色彩を再現することができず、色ずれが生じる。
[0248]
 画素ブロック41を、繰り返し単位に対応する画素51 1ないし51 4で構成し、その画素51 1ないし51 4のうちのいずれでイベントが発生した場合でも、繰り返し単位に対応する画素51 1ないし51 4の画素信号を出力することで、フレームデータにおいて、被写体の色彩を再現することができ、色ずれが起きることを抑制することができる。
[0249]
 なお、光学フィルタ221 kとして、ベイヤ配列のCF301 kを採用した場合に、図3と同様に、画素51 1ないし51 4でそれぞれ受光されるR光、Gr光、Gb光、及び、B光に対応する光電流の変化の和がイベント閾値を超えていることをイベントとして検出することと、白色光に対応する光電流がイベント閾値を超えていることをイベントとして検出すること、つまり、CF301なしの状態でイベントを検出することとは、等価である。
[0250]
 <イベント閾値Vth(k)の設定によるゲインの調整>
[0251]
 図22は、イベント閾値Vth(k)の設定により、イベント検出部52 kのゲインが(実質的に)調整されることを説明する図である。
[0252]
 例えば、いま、R画素51 1、Gr画素51 2、Gb画素51 3、及び、B画素51 4が、それぞれ、R光、Gr光、Gb光、及び、B光に対して同一の感度を有し、同一の光量のR光、Gr光、Gb光、及び、B光を受光した場合に、同一の画素信号(光電流に対応する光電圧)が生成されることとする。
[0253]
 光学フィルタ221 kとして、ベイヤ配列のCF301 kを採用したセンサチップ200において、前景として、同一輝度の赤色の動体、緑色の動体、及び、青色の動体が存在するシーンを撮像した場合、各動体の輪郭部分の光を受光した画素51の画素信号は、(ほぼ)同一の変化量だけ変化する。
[0254]
 すなわち、赤色の動体の輪郭部分の光を受光したR画素51 1の画素信号、緑色の動体の輪郭部分の光を受光したGb画素51 2及びGr画素51 3の画素信号、並びに、青色の動体の輪郭部分の光を受光したB画素51 4の画素信号は、同一の変化量だけ変化する。
[0255]
 したがって、イベント閾値Vth(1)ないしVth(4)を、R光、Gr光、Gb光、及び、B光のそれぞれごとに設定することができず、イベント閾値Vth(1)ないしVth(4)が、あらかじめ決められた一定値に固定される場合には、図22の左側に示すように、赤色の動体の輪郭部分の光を受光したR画素51 1、緑色の動体の輪郭部分の光を受光したGb画素51 2及びGr画素51 3、並びに、青色の動体の輪郭部分の光を受光したB画素51 4のすべてについて、イベントが検出され、Hレベルのイベントデータが出力される(又は、赤色の動体の輪郭部分の光を受光したR画素51 1、緑色の動体の輪郭部分の光を受光したGb画素51 2及びGr画素51 3、並びに、青色の動体の輪郭部分の光を受光したB画素51 4のすべてについて、イベントが検出されない)。
[0256]
 以上のように、R画素51 1、Gr画素51 2、Gb画素51 3、及び、B画素51 4が、それぞれ、R光、Gr光、Gb光、及び、B光に対して同一の感度を有し、イベント閾値Vth(1)ないしVth(4)が、あらかじめ決められた一定値に固定される場合には、同一輝度の赤色の動体、緑色の動体、及び、青色の動体については、どの色の動体に対しても、イベントが検出される(又はイベントが検出されない)。
[0257]
 一方、イベント閾値Vth(1)ないしVth(4)を、R光、Gr光、Gb光、及び、B光のそれぞれごとに設定することができる場合には、例えば、図22の右側に示すように、イベント閾値Vth(1)を所定のデフォルト値に設定するとともに、イベント閾値Vth(2)ないしVth(4)をデフォルト値より大きな値に設定することで、赤色の動体の輪郭部分の光を受光したR画素51 1については、イベントが検出され、Hレベルのイベントデータが出力されるが、緑色の動体の輪郭部分の光を受光したGb画素51 2及びGr画素51 3、並びに、青色の動体の輪郭部分の光を受光したB画素51 4については、イベントが検出されない。
[0258]
 したがって、イベント閾値Vth(1)ないしVth(4)を、R光、Gr光、Gb光、及び、B光のそれぞれごとに設定することにより、実質的に、画素51の特定の色の光に対する感度が調整され、特定の色の光のイベント(特定の光に対応する画素信号の変化)を検出するイベント検出部52のゲインを調整することができる。
[0259]
 例えば、上述のように、イベント閾値Vth(1)を所定のデフォルト値に設定するとともに、イベント閾値Vth(2)ないしVth(4)をデフォルト値より大きな値に設定することで、赤色の動体の輪郭部分の光を受光したR画素51 1については、イベントが検出され、緑色の動体の輪郭部分の光を受光したGb画素51 2及びGr画素51 3、並びに、青色の動体の輪郭部分の光を受光したB画素51 4については、イベントが検出されなくなる。
[0260]
 したがって、センサチップ200を物体の検出に適用する場合において、その検出の検出対象以外の物体である非検出対象の色があらかじめ分かっているときには、その非検出対象の色の光のイベントの検出に用いるイベント閾値を大きい値に設定することにより、非検出対象が撮像された際に、不必要なノイズとなるイベントが検出されることを抑制することができる。
[0261]
 一方、検出対象の色があらかじめ分かっているときには、その検出対象の色の光のイベントの検出に用いるイベント閾値を小さい値に設定することにより、検出対象が撮像された際に、イベントが検出されやすくすることができる。
[0262]
 図23は、イベント閾値Vth(k)の設定により、イベント検出部52 kのゲインが調整されることを説明する図である。
[0263]
 例えば、いま、R画素51 1、Gr画素51 2、Gb画素51 3、及び、B画素51 4が、それぞれ、R光、Gr光、Gb光、及び、B光に対して異なる感度を有することとする。
[0264]
 この場合、光学フィルタ221 kとして、ベイヤ配列のCF301 kを採用したセンサチップ200において、前景として、赤色の動体、緑色の動体、及び、青色の動体が存在するシーンを撮像した際に、赤色の動体、緑色の動体、及び、青色の動体の輝度が同一であっても、各動体の輪郭部分の光を受光した画素51の画素信号の変化量は、図23の左側に示すように、画素51の感度に応じて異なる。
[0265]
 すなわち、赤色の動体の輪郭部分の光を受光したR画素51 1の画素信号、緑色の動体の輪郭部分の光を受光したGb画素51 2及びGr画素51 3の画素信号、並びに、青色の動体の輪郭部分の光を受光したB画素51 4の画素信号それぞれの変化量は、同一にならない。
[0266]
 例えば、Gr画素51 2及びGb画素51 3の(G光に対する)感度が高く、R画素51 1の(R光に対する)感度、及び、B画素51 4の(B光に対する)感度が低い場合には、Gr画素51 2及びGb画素51 3の画素信号の変化は大きく、R画素51 1及びB画素51 4の画素信号の変化は小さくなる。
[0267]
 したがって、イベント閾値Vth(1)ないしVth(4)を、R光、Gr光、Gb光、及び、B光のそれぞれごとに設定することができず、イベント閾値Vth(1)ないしVth(4)が、あらかじめ決められた一定値に固定される場合には、図23の左側に示すように、緑色の動体の輪郭部分の光を受光したGb画素51 2及びGr画素51 3については、イベントが検出され、Hレベルのイベントデータが出力されるが、赤色の動体の輪郭部分の光を受光したR画素51 1、青色の動体の輪郭部分の光を受光したB画素51 4については、イベントが検出されない。
[0268]
 以上のように、R画素51 1、Gr画素51 2、Gb画素51 3、及び、B画素51 4が、それぞれ、R光、Gr光、Gb光、及び、B光に対して異なる感度を有し、イベント閾値Vth(1)ないしVth(4)が、あらかじめ決められた一定値に固定される場合には、動体の輝度が同一であっても、動体の色によって、イベントが検出されるときと、検出されないときとが生じる。
[0269]
 一方、イベント閾値Vth(1)ないしVth(4)を、R光、Gr光、Gb光、及び、B光のそれぞれごとに設定することができる場合には、例えば、図23の右側に示すように、イベント閾値Vth(2)及びVth(3)を所定のデフォルト値に設定するとともに、イベント閾値Vth(1)及びVth(4)をデフォルト値より小さな値に設定することで、感度が高いGb画素51 2及びGr画素51 3、並びに、感度が低いR画素51 1及びB画素51 4のいずれについても、イベントが検出され、Hレベルのイベントデータが出力される。
[0270]
 したがって、イベント閾値Vth(1)ないしVth(4)を、R光、Gr光、Gb光、及び、B光のそれぞれごとに設定することにより、実質的に、画素51の特定の色の光に対する感度が調整され、特定の色の光のイベントを検出するイベント検出部52のゲインを調整することができる。
[0271]
 以上のように、R光、Gr光、Gb光、及び、B光のそれぞれごとに、イベント閾値Vth(1)ないしVth(4)を設定することによりイベント検出部52のゲインを調整することで、イベントの検出を柔軟に行うことができる。
[0272]
 例えば、センサチップ200において、所定の色の光の変化をイベントとして検出しやすくすること(エンハンス)(ブースト)ができる。さらに、背景が僅かに動くこと等によって、意図しないイベント(フェイクイベント)が検出されることを抑制することや、特定の色の検出対象が動くことによるイベントを検出しやすくして、検出対象の検出率を向上させることができる。
[0273]
 また、R, G, Bの光等の波長が異なる光ごとに、画素51の感度が異なる場合には、各波長の光について、同一の光量でイベントが検出されるように、イベント閾値Vth(1)ないしVth(4)を設定することで、イベントの検出に関して、各波長の光を受光する画素51の感度を補償することができる。
[0274]
 なお、本実施の形態では、画素ブロック41を、繰り返し単位に対応する2×2個の画素51で構成することとしたが、画素ブロック41は、同一種類の光、例えば、同一の色の光を受光する複数の画素51で構成することができる。この場合、画素ブロック41において、イベント検出部52は、図13等に示したように、画素51ごとに設ける必要はなく、図3に示したように、画素ブロック41内の複数の画素51で、1つのイベント検出部52を共有することができる。画素ブロック41を、同一種類の光を受光する複数の画素51で構成する場合には、その複数の画素51それぞれのイベントの検出に用いられるイベント閾値は、同一になるからである。
[0275]
 また、画素ブロック41では、その画素ブロック41内の複数の画素51 1ないし51 4それぞれの転送トランジスタ62を時分割でオンにし、その複数の画素51 1ないし51 4それぞれの光電流を、時分割で、イベント検出部52に供給して、複数の画素51 1ないし51 4のイベントを時分割で検出することができる。この場合、画素ブロック41では、図3の場合と同様に、画素ブロック41内の複数の画素51 1ないし51 4で、1つのイベント検出部52を共有することができる。また、この場合、画素アレイ部211(図20)では、閾値設定部231を1つだけ設け、その1つの閾値設定部231において、イベント閾値Vth(1)ないしVth(4)を、時分割で設定し、画素ブロック41内の複数の画素1 1ないし51 4で共有される1つのイベント検出部52に供給することで、イベント検出部52のゲインを、R光、Gr光、Gb光、及び、B光のそれぞれごとに調整することができる。
[0276]
 さらに、本実施の形態では、Gr光及びGb光を、異なる種類の光として扱い、Gr光のイベントを検出するときのイベント閾値Vth(2)と、Gb光のイベントを検出するときのイベント閾値Vth(3)とを、別個に設定することとしたが、Gr光及びGb光については、同一種類の光(G光)として扱い、イベント閾値Vth(2)及びイベント閾値Vth(3)としては、同一の値を設定することができる。この場合、イベント閾値Vth(2)を設定する閾値設定部231 2、及びイベント閾値Vth(3)を設定する閾値設定部231 3は、1つの閾値設定部で構成することができる。
[0277]
 <CF301の配列>
[0278]
 図24は、CF301の配列の例を示す図である。
[0279]
 CF301の配列としては、図24のAや、図24のB、図24のCに示す配列を採用することができる。なお、図24において、Rは、R光を透過するCF301を表し、G, Gr, Gbは、G光を透過するCF301を表し、Bは、B光を透過するCF301を表す。
[0280]
 図24のAは、2×2個を繰り返し単位とするベイヤ配列を示している。
[0281]
 図24のBは、6×6個を繰り返し単位とする配列を示している。図23のBの配列は、例えば、富士フイルム社のイメージセンサX-Trans CMOSに採用されている。
[0282]
 図24のCは、4×4個を繰り返し単位とするquadra配列を示している。
[0283]
 画素ブロック41は、以上のような様々な配列のCF301の繰り返し単位に対応する画素51で構成することができる。
[0284]
 図25は、所定の色の光を透過する透過機構の例を示す図である。
[0285]
 所定の色の光を透過する透過機構としては、CF301の他、光電変換素子61を、B層、G層、及び、R層の3層に配置し、そのB層、G層、及び、R層で、B光、G光、及び、R光をそれぞれ受光する層構造を採用することができる。
[0286]
 透過機構として、層構造を採用する場合には、1画素で、R, G, Bの色を再現することができる。イベント閾値は、R光、G光、及び、B光それぞれごとに設定することができる。
[0287]
 透過機構としての層構造は、例えば、Foveon社のイメージセンサFoveon X3に採用されている。透過機構としての層構造は、繰り返し単位が1×1個のCFであると捉えることができる。
[0288]
 <光学フィルタ221 kとして、偏光フィルタ331 kを採用した場合の画素アレイ部211の構成例>
[0289]
 図26は、光学フィルタ221 kとして、偏光フィルタ331 kを採用した場合の画素アレイ部211の構成例の概要を示す斜視図である。
[0290]
 なお、図中、図12の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
[0291]
 図26では、図12の光学フィルタ221 1,221 2,221 3,及び、221 4として、偏光フィルタ331 1,331 2,331 3,及び、331 4が採用されている。
[0292]
 偏光フィルタ331 kは、所定の偏光方向の光(偏光)を透過するフィルタであり、例えば、偏光フィルタ331 1は、水平方向の偏光方向の光(以下、第1の偏光ともいう)を、偏光フィルタ331 2は、左斜め上方向の偏光方向の光(以下、第2の偏光ともいう)を、偏光フィルタ331 3は、右斜め上方向の偏光方向の光(以下、第3の偏光ともいう)を、偏光フィルタ331 4は、垂直方向の偏光方向の光(以下、第4の偏光ともいう)を、それぞれ透過する。
[0293]
 以下、偏光フィルタ331 1ないし331 4を区別する必要がない場合、単に、偏光フィルタ331とも記載する。
[0294]
 偏光フィルタ331については、2×2に配置された偏光フィルタ331 1ないし331 4を繰り返し単位として、その繰り返し単位が繰り返し配置されている。
[0295]
 <画素アレイ部211の構成例>
[0296]
 図27は、光学フィルタ221 kとして、偏光フィルタ331 kを採用した場合の画素アレイ部211の構成例を示すブロック図である。
[0297]
 なお、図中、図13の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
[0298]
 画素アレイ部211は、複数の画素ブロック41、並びに、繰り返し単位である2×2個の光学フィルタ221としての偏光フィルタ331を透過する光(の種類)に対応する4個の閾値設定部231 1,231 2,231 3、及び、231 4を備える。画素ブロック41は、複数としての、例えば、繰り返し単位に対応する2×2個の画素51である画素51 1,51 2,51 3、及び、51 4、画素51 kごとに設けられたイベント検出部52 k、並びに、画素信号生成部53を備える。また、画素ブロック41の列ごとには、画素ブロック41とAD変換部34のADCとを接続するVSLが配線されている。
[0299]
 したがって、図27の画素アレイ部211は、図13の場合と同様に構成される。
[0300]
 但し、閾値設定部231 1は、偏光フィルタ331 1を透過した第1の偏光を受光する画素51 1のイベントを検出するときに用いられるイベント閾値Vth(1)を設定し、画素51 1のイベントを検出するイベント検出部52 1に供給する。また、閾値設定部231 2は、偏光フィルタ331 2を透過した第2の偏光を受光する画素51 2のイベントを検出するときに用いられるイベント閾値Vth(2)を設定し、画素51 2のイベントを検出するイベント検出部52 2に供給する。さらに、閾値設定部231 3は、偏光フィルタ331 3を透過した第3の偏光を受光する画素51 3のイベントを検出するときに用いられるイベント閾値Vth(3)を設定し、画素51 3のイベントを検出するイベント検出部52 3に供給する。また、閾値設定部231 4は、偏光フィルタ331 4を透過した第4の偏光を受光する画素51 4のイベントを検出するときに用いられるイベント閾値Vth(4)を設定し、画素51 4のイベントを検出するイベント検出部52 4に供給する。
[0301]
 以上のように、画素51で受光する偏光(の偏光方向)ごとに、イベント閾値Vth(1)ないしVth(4)を設定する場合でも、イベント検出部52のゲインを調整し、イベントの検出を柔軟に行うことができる。
[0302]
 <量子化部84の他の構成例>
[0303]
 図28は、図15の量子化部84の他の構成例を示すブロック図である。
[0304]
 なお、図中、図16の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
[0305]
 図28において、量子化部84は、コンパレータ111及び112を有する。
[0306]
 したがって、図28の量子化部84は、コンパレータ111を有する点で、図16の場合と共通する。但し、図28の量子化部84は、コンパレータ112を新たに有する点で、図16の場合と相違する。
[0307]
 図28の量子化部84を有するイベント検出部52 k(図15)では、イベントの他、イベントとしての光量変化の極性も検出される。
[0308]
 すなわち、量子化部84が図28に示すように構成される場合、閾値設定部231 kは、図17のDA変換器250又は260を2個有し、その2個のDA変換器250又は260によって、正の極性のイベントを検出するためのイベント閾値Vth(k)(H)、及び、負の極性のイベントを検出するためのイベント閾値Vth(k)(L)(<Vth(k)(H))を設定する。そして、閾値設定部231 kは、イベント閾値Vth(k)(H)を、コンパレータ111に供給するとともに、イベント閾値Vth(k)(L)をコンパレータ112に供給する。
[0309]
 図28の量子化部84では、コンパレータ111は、減算部83からの差信号と、閾値設定部231 kからのイベント閾値Vth(k)(H)とを比較し、その比較結果を表す量子化値(H)を、転送部85に出力する。また、コンパレータ112は、減算部83からの差信号と、閾値設定部231 kからのイベント閾値Vth(k)(L)とを比較し、その比較結果を表す量子化値(L)を、転送部85に出力する。
[0310]
 転送部85(図15)は、量子化部84の量子化値(H)に応じて、差信号Voutがイベント閾値Vth(k)(H)より大である場合に、正極性のイベントの発生を表すイベントデータ(例えば、Hレベルのパルス)を、出力部35に出力する。
[0311]
 また、転送部85は、量子化部84の量子化値(L)に応じて、差信号Voutがイベント閾値Vth(k)(L)より小である場合に、負極性のイベントの発生を表すイベントデータ(例えば、Lレベルのパルス)を、出力部35に出力する。
[0312]
 なお、コンパレータ111は、例えば、図28に示すように、ソースが電源VDDに接続されたPMOSのFET121のドレインと、ソースが接地されたNMOSのFET122のドレインとを接続することにより構成することができる。この場合、差信号を、FET121のゲートに供給するとともに、イベント閾値Vth(k)(H)をFET122のゲートに供給し、FET121のドレインとFET122のドレインとの接続点の電圧を、量子化値(H)として出力することができる。
[0313]
 同様に、コンパレータ112は、例えば、図28に示すように、ソースが電源VDDに接続されたPMOSのFET131のドレインと、ソースが接地されたNMOSのFET132のドレインとを接続することにより構成することができる。この場合、差信号を、FET131のゲートに供給するとともに、イベント閾値Vth(k)(L)をFET132のゲートに供給し、FET131のドレインとFET132のドレインとの接続点の電圧を、量子化値(L)として出力することができる。
[0314]
 図29は、閾値設定部231 kが設定するイベント閾値Vth(k)(H)及びVth(k)(L)の例と、量子化部84が出力する量子化値(H)及び量子化値(L)の例とを示す図である。
[0315]
 図29のAは、イベント閾値Vth(k)(H)が、閾値VH0に設定されるとともに、イベント閾値Vth(k)(L)が、閾値VL0に設定される場合を示している。
[0316]
 図29のBは、イベント閾値Vth(k)(H)が、閾値VH1(<VH0)に設定されるとともに、イベント閾値Vth(k)(L)が、閾値VL1(>VL0)に設定される場合を示している。
[0317]
 閾値設定部231 kは、例えば、正の極性のイベントを検出するためのイベント閾値Vth(k)(H)を、閾値VH0及びVH1のうちの大きい方の閾値VH0に設定する場合、負の極性のイベントを検出するためのイベント閾値Vth(k)(L)を閾値VL0及びVL1のうちの小さい方の閾値VL0に設定する。
[0318]
 また、閾値設定部231 kは、例えば、イベント閾値Vth(k)(H)を、閾値VH0及びVH1のうちの小さい方の閾値VH1に設定する場合、イベント閾値Vth(k)(L)を閾値VL0及びVL1のうちの大きい方の閾値VL1に設定する。
[0319]
 図29のAに示すように、イベント閾値Vth(k)(H)及びVth(k)(L)が、閾値VH0及びVL0に、それぞれ設定されている場合、差信号が閾値VL0より小になると(輝度が明るくなるように変化すると)、量子化値(L)はLレベルからHレベルになり、差信号が閾値VH0より大になると(輝度が暗くなるように変化すると)、量子化値(H)はHレベルからLレベルになる。そして、所定期間の経過後に、量子化値(L)及び量子化値(H)は、元のレベルにリセットされる。
[0320]
 図29のBに示すように、イベント閾値Vth(k)(H)及びVth(k)(L)が、閾値VH1及びVL1に、それぞれ設定されている場合、差信号が閾値VL1より小になると、量子化値(L)はLレベルからHレベルになり、差信号が閾値VH1より大になると、量子化値(H)はHレベルからLレベルになる。そして、所定期間の経過後に、量子化値(L)及び量子化値(H)は、元のレベルにリセットされる。
[0321]
 例えば、VH1 = VH0 / 2 , VL0 = VL1 / 2である場合、イベント閾値Vth(k)(H)及びVth(k)(L)が閾値VH1及びVL1にそれぞれ設定されたときのイベント検出部52 kのゲインは、イベント閾値Vth(k)(H)及びVth(k)(L)が閾値VH0及びVL0にそれぞれ設定されたときの2倍に実質的に調整される。
[0322]
 <イベント検出部52 kの他の構成例>
[0323]
 図30は、図13及び図14のイベント検出部52 kの構成例を示すブロック図である。
[0324]
 なお、図中、図15の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
[0325]
 図30において、イベント検出部52 kは、電流電圧変換部81、バッファ82、減算部83、量子化部84、及び、転送部85を備える。
[0326]
 したがって、図30のイベント検出部52 kは、図15の場合と同様に構成される。
[0327]
 但し、図30では、閾値設定部231 kは、イベント閾値Vth(k)を設定するとともに、又は、イベント閾値Vth(k)を設定することに代えて、減算部83が出力する差信号の基準となる基準電圧を、イベント閾値Vth(k)を設定する場合と同様に設定し、減算部83に供給する。
[0328]
 減算部83は、閾値設定部231 kからの基準電圧を基準とする電圧の差信号を出力する。
[0329]
 図31は、図30の減算部83が有するオペアンプ102の構成例を示す回路図である。
[0330]
 すなわち、減算部83は、図7に示したように、コンデンサ101、オペアンプ102、コンデンサ103、及び、スイッチ104で構成される。図31は、そのように構成される減算部83のオペアンプ102の構成例を示している。
[0331]
 図31において、オペアンプ102は、ソースが電源VDDに接続されたPMOSのFET371のドレインと、ソースが接地されたNMOSのFET372のドレインとを接続することにより構成される。この場合、FET371のゲートが、オペアンプ102の入力端子となり、FET371のドレインとFET372のドレインとの接続点が、オペアンプ102の出力端子となる。
[0332]
 閾値設定部231 k(図30)が設定する基準電圧は、FET372のゲートに供給される。この場合、オペアンプ102の出力端子からは、FET372のゲートに供給される基準電圧を基準とする差信号が出力される。
[0333]
 したがって、基準電圧を変更することによって、差信号はオフセットするので、基準電圧の設定によれば、イベント閾値Vth(k)を設定する場合と同様の効果を奏すること、すなわち、イベント検出部52 kのゲインを、実質的に調整することができる。
[0334]
 なお、図31では、オペアンプ102を、PMOSのFET371のドレインと、NMOSのFET372のドレインとを接続することにより構成することとしたが、オペアンプ102は、トランジスタの差動対により構成することができる。オペアンプ102を、トランジスタの差動対により構成する場合、オペアンプ102の反転入力端子には、コンデンサ101を介して、光電圧を供給し、オペアンプ102の非反転入力端子には、閾値設定部231 kからの基準電圧を供給することができる。
[0335]
 以上、ゲイン調整機構222の例として、閾値設定部231 kを有する画素アレイ部211について説明したが、以下、ゲイン調整機構222の他の例を有する画素アレイ部211について説明する。
[0336]
 <ゲイン調整機構222の他の例を有する画素アレイ部211>
[0337]
 図32は、ゲイン調整機構222の他の例を有する画素アレイ部211の構成例を示すブロック図である。
[0338]
 なお、図中、図13の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
[0339]
 図32において、画素アレイ部211は、複数の画素ブロック41を備える。画素ブロック41は、複数としての、例えば、光学フィルタ221の繰り返し単位に対応する2×2個の画素51である画素51 1,51 2,51 3、及び、51 4、画素51 kごとに設けられたイベント検出部401 1,401 2,401 3、及び、401 4、並びに、画素信号生成部53を備える。また、画素ブロック41の列ごとには、画素ブロック41とAD変換部34のADCとを接続するVSLが配線されている。
[0340]
 したがって、図32の画素アレイ部211は、複数の画素ブロック41を有する点、画素ブロック41が、画素51 1,51 2,51 3、及び、51 4、並びに、画素信号生成部53を有する点で、図13の場合と共通する。
[0341]
 但し、図32の画素アレイ部211は、閾値設定部231 1ないし231 4を有しない点、及び、画素ブロック41が、イベント検出部52 kに代えて、イベント検出部401 kを有する点で、図13の場合と相違する。
[0342]
 イベント検出部401 kは、イベント検出部52 kと同様に、画素51 kのイベントを検出する他、ゲイン調整機構222として機能する。
[0343]
 <ゲイン調整機構222として機能するイベント検出部401 kの第1の構成例>
[0344]
 図33は、ゲイン調整機構222として機能するイベント検出部401 kの第1の構成例を示すブロック図である。
[0345]
 なお、図中、図5のイベント検出部52と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
[0346]
 図33において、イベント検出部401 kは、バッファ82、減算部83、量子化部84、転送部85、及び、電流電圧変換部411を備える。
[0347]
 したがって、図33のイベント検出部401 kは、バッファ82ないし転送部85を有する点で、図5のイベント検出部52と同様に構成される。但し、イベント検出部401 kは、電流電圧変換部81に代えて、電流電圧変換部411を有する点で、イベント検出部52と相違する。
[0348]
 図34は、図33の電流電圧変換部411の構成例を示す回路図である。
[0349]
 なお、図中、図6と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
[0350]
 電流電圧変換部411は、トランジスタ91ないし93、トランジスタ421及び422、並びに、スイッチ423,424、及び、425で構成される。
[0351]
 したがって、図34の電流電圧変換部411は、トランジスタ91ないし93を有する点で、図6の電流電圧変換部81と共通する。但し、電流電圧変換部411は、トランジスタ421及び422、並びに、スイッチ423ないし425を新たに有する点で、電流電圧変換部81と相違する。
[0352]
 トランジスタ421及び422としては、トランジスタ91及び93と同様に、例えば、N型のMOS FETを採用することができる。
[0353]
 トランジスタ421のドレインは、トランジスタ91のソースに接続され、そのゲートは、スイッチ426を介して、トランジスタ93のドレインに接続される。トランジスタ421のソースは、トランジスタ93のゲートと接続され、トランジスタ421のソースとトランジスタ93のゲートとの接続点には、画素51からの光電流が供給される。
[0354]
 トランジスタ422のドレインは、トランジスタ91のゲートとトランジスタ92のドレインとの接続点に接続され、そのゲートは、スイッチ425を介して、トランジスタ91のソースとトランジスタ421のドレインとの接続点に接続される。トランジスタ422のソースは、トランジスタ93のドレインと接続される。
[0355]
 スイッチ423は、トランジスタ421のドレインとソースとの間の接続をオン/オフするように、トランジスタ421のドレインとソースとに接続される。
[0356]
 スイッチ424は、トランジスタ422のドレインとソースとの間の接続をオン/オフするように、トランジスタ422のドレインとソースとに接続される。
[0357]
 スイッチ425は、トランジスタ91のソースとトランジスタ421のドレインとの接続点と、トランジスタ422のゲートとの接続をオン/オフするように、トランジスタ91のソースとトランジスタ421のドレインとの接続点、及び、トランジスタ422のゲートに接続される。
[0358]
 スイッチ426は、トランジスタ421のゲートと、トランジスタ93のドレインとトランジスタ422のソースとの接続点との接続をオン/オフするように、トランジスタ421のゲート、及び、トランジスタ93のドレインとトランジスタ422のソースとの接続点に接続される。
[0359]
 以上のように構成される電流電圧変換部411では、トランジスタ93のゲートとトランジスタ421のソースとの接続点に供給される光電流が、その光電流の対数に対応する光電圧に変換される。そして、光電圧は、トランジスタ91のゲートとトランジスタ422のドレインとの接続点から出力される。
[0360]
 図35は、図34の電流電圧変換部411によるイベント検出部401 kのゲインの調整方法を説明する図である。
[0361]
 電流電圧変換部411では、スイッチ423及び424が、オン又はオフにされる場合、それぞれ、スイッチ425及び426が、オフ又はオンにされることで、イベント検出部401 kのゲインが調整される。
[0362]
 図35のAは、スイッチ423及び424がオンで、スイッチ425及び426がオフである場合の電流電圧変換部411の実質的な回路構成を示している。
[0363]
 図35のBは、スイッチ423及び424がオフで、スイッチ425及び426がオンである場合の電流電圧変換部411の実質的な回路構成を示している。
[0364]
 スイッチ423及び424がオンで、スイッチ425及び426がオフである場合、電流電圧変換部411は、トランジスタ91及び421がカスケード接続されず、かつ、トランジスタ93及び422がカスケード接続されていない構成となり、図35のAに示すように、図6の電流電圧変換部81と同様に構成される。
[0365]
 スイッチ423及び424がオフで、スイッチ425及び426がオンである場合の電流電圧変換部411は、図35のBに示すように、トランジスタ91及び421がカスケード接続されるととともに、トランジスタ93及び422がカスケード接続された構成となる。
[0366]
 例えば、トランジスタ91及び93、並びに、トランジスタ421及び422が、同一の仕様のFETであるとすると、スイッチ423及び424がオフで、スイッチ425及び426がオンである場合(図35のB)のイベント検出部401 kのゲインは、スイッチ423及び424がオンで、スイッチ425及び426がオフである場合(図35のA)の約2倍に調整される。
[0367]
 以上のように、電流電圧変換部411の回路構成を、トランジスタがカスケード接続された構成(図35のB)と、カスケード接続されていない構成(非カスケード接続の構成)(図35のA)とに切り替える回路構成の切り替えを、透過機構としての光学フィルタ221 kが透過する光ごとに行うことにより、イベント検出部401 kのゲインを調整することができる。
[0368]
 なお、ここでは、トランジスタを2段のカスケード接続にすることとしたが、トランジスタのカスケード接続は、3段以上にすることができる。
[0369]
 <ゲイン調整機構222として機能するイベント検出部401 kの第2の構成例>
[0370]
 図36は、ゲイン調整機構222として機能するイベント検出部401 kの第2の構成例を示すブロック図である。
[0371]
 なお、図中、図5のイベント検出部52と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
[0372]
 図36において、イベント検出部401 kは、電流電圧変換部81、バッファ82、量子化部84、転送部85、及び、減算部431を備える。
[0373]
 したがって、図36のイベント検出部401 kは、電流電圧変換部81、バッファ82、量子化部84、及び、転送部85を有する点で、図5のイベント検出部52と同様に構成される。但し、イベント検出部401 kは、減算部83に代えて、減算部431を有する点で、イベント検出部52と相違する。
[0374]
 図37は、図36の減算部431の構成例を示す回路図である。
[0375]
 なお、図中、図7と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
[0376]
 減算部431は、オペアンプ102、スイッチ104、及び、可変容量440及び450を備える。
[0377]
 したがって、減算部431は、オペアンプ102及びスイッチ104を有する点で、図7の減算部83と共通する。但し、減算部431は、コンデンサ101に代えて、可変容量440を有するとともに、コンデンサ103に代えて、可変容量450を有する点で、減算部83と相違する。
[0378]
 可変容量440は、可変な容量を有し、例えば、コンデンサ441及び442、並びに、スイッチ443で構成することができる。
[0379]
 コンデンサ441及び442の容量をC1で表すこととすると、スイッチ443がオフの場合、可変容量440の容量は、C1になり、スイッチ443がオンの場合、可変容量440の容量は、2×C1になる。
[0380]
 スイッチ443がオンである場合のイベント検出部401 kのゲインは、スイッチ443がオフである場合の2倍に調整される。
[0381]
 可変容量450は、可変な容量を有し、例えば、コンデンサ451及び452、並びに、スイッチ453で構成することができる。
[0382]
 コンデンサ451及び452の容量をC2で表すこととすると、スイッチ453がオフの場合、可変容量450の容量は、C2になり、スイッチ453がオンの場合、可変容量450の容量は、2×C2になる。
[0383]
 スイッチ453がオンである場合のイベント検出部401 kのゲインは、スイッチ453がオフである場合の1/2倍に調整される。
[0384]
 減算部431では、可変容量440(第1の容量)と可変容量450(第2の容量)との容量比により、イベント検出部401 kのゲインを調整することができる。したがって、透過機構としての光学フィルタ221 kが透過する光ごとに、可変容量440及び450のうちの一方又は両方の容量を変更することにより、イベント検出部401 kのゲインを、透過機構としての光学フィルタ221 kが透過する光ごとに調整することができる。
[0385]
 以上のように、イベント検出部401 kのゲインの調整を、透過機構としての光学フィルタ221 k(図12)が透過する光ごとに行うことにより、イベントの検出を柔軟に行うことができる。すなわち、例えば、センサチップ200において、所定の色の光や偏光の変化をイベントとして検出しやすくすることができる。さらに、背景が僅かに動くこと等によって、意図しないイベント(フェイクイベント)が検出されることを抑制することや、特定の色の検出対象が動くことによるイベントを検出しやすくして、検出対象の検出率を向上させることができる。
[0386]
 また、R, G, Bの光等の波長が異なる光ごとに、画素51の感度が異なる場合には、各波長の光について、同一の光量でイベントが検出されるように、イベント検出部401 kのゲインを調整することで、イベントの検出に関して、各波長の光を受光する画素51の感度を補償することができる。
[0387]
 <ゲインのfine調整とcoarse調整とが可能な画素アレイ部211>
[0388]
 図38は、ゲインのfine調整とcoarse調整とが可能な画素アレイ部211の構成例を示すブロック図である。
[0389]
 なお、図中、図13の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
[0390]
 図38において、画素アレイ部211は、複数の画素ブロック41、及び、閾値設定部231 1ないし231 4を備える。画素ブロック41は、2×2個の画素51 1ないし51 4、画素51 kごとに設けられたイベント検出部501 1,501 2,501 3、及び、501 4、並びに、画素信号生成部53を備える。また、画素ブロック41の列ごとには、画素ブロック41とAD変換部34のADCとを接続するVSLが配線されている。
[0391]
 したがって、図38の画素アレイ部211は、複数の画素ブロック41を有する点、画素ブロック41が、画素51 1ないし51 4、並びに、画素信号生成部53を有する点で、図13の場合と共通する。
[0392]
 但し、図38の画素アレイ部211は、画素ブロック41が、イベント検出部52 kに代えて、イベント検出部501 kを有する点で、図13の場合と相違する。
[0393]
 イベント検出部501 kは、イベント検出部52 kと同様に、画素51 kのイベントを検出する他、ゲイン調整機構222として機能する。
[0394]
 図38の画素アレイ部211では、閾値設定部231 k、及び、イベント検出部501 kが、ゲイン調整機構222として機能する。ゲイン調整機構222としての閾値設定部231 k、及び、イベント検出部501 kでは、イベント検出部501 kのゲインを粗く調整するcoarse調整と、イベント検出部501 kのゲインを細かく調整するfine調整とを行うことができる。すなわち、ゲイン調整機構222としての閾値設定部231 k、及び、イベント検出部501 kでは、イベント検出部501 kのゲインを粗い所定の粒度(fine調整よりも粗い粒度)で調整するcoarse調整と、イベント検出部501 kのゲインを、coarse調整よりも細かい粒度で調整するfine調整とを行うことができる。
[0395]
 図39は、図38のイベント検出部501 kの構成例を示すブロック図である。
[0396]
 なお、図中、図15、図33、及び、図36の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
[0397]
 図39において、イベント検出部501 kは、バッファ82、量子化部84、転送部85、電流電圧変換部411、及び、減算部431を備える。
[0398]
 したがって、イベント検出部501 kは、バッファ82、量子化部84、及び、転送部85を有する点で、図15の場合と共通する。但し、イベント検出部501 kは、電流電圧変換部81に代えて、図33の電流電圧変換部411を有する点、及び、減算部83に代えて、図36の減算部431を有する点で、図15の場合と相違する。
[0399]
 透過機構としての光学フィルタ221 kが透過する光ごとのイベント検出部501 kのゲインの調整は、閾値設定部231 kによるイベント閾値Vth(k)の設定、電流電圧変換部411の回路構成の切り替え、及び、減算部431での可変容量440とコンデンサ103との容量比の変更の1以上により行うことができる。
[0400]
 図40は、イベント検出部501 kのゲインのfine調整とcoarse調整とを説明する図である。
[0401]
 電流電圧変換部411の回路構成の切り替えによる電流電圧変換部411のゲインの調整、及び、減算部431での可変容量440とコンデンサ103との容量比の変更による減算部431のゲインの調整によれば、イベント検出部501 kのゲインを粗く調整するcoarse調整を行うことができる。
[0402]
 閾値設定部231 kによるイベント閾値Vth(k)の設定による量子化部84のゲインの調整よれば、イベント検出部501 kのゲインを細かく調整するfine調整を行うことができる。
[0403]
 電流電圧変換部411のゲインの調整、及び、減算部431のゲインの調整のうちの一方又は両方と、量子化部84のゲインの調整とを組み合わせて、イベント検出部501 kのゲインを調整することにより、イベント検出部501 kのゲインを、広い範囲で、かつ、細かく調整することができる。
[0404]
 図41は、イベント検出部501 kのゲインのfine調整とcoarse調整との例を説明する図である。
[0405]
 イベント検出部501 kのゲインの調整は、電流電圧変換部411、減算部431、及び、量子化部84の1以上のブロックのゲインを調整することにより行うことができる。
[0406]
 例えば、電流電圧変換部411のゲインを2倍に、減算部431のゲインを2倍に、量子化部84のゲインを1.1倍に、それぞれ調整することにより、イベント検出部501 kのゲインを、4.4(=2×2×1.1)倍に調整することができる。また、例えば、電流電圧変換部411のゲインを2倍に、減算部431のゲインを1/2倍に、量子化部84のゲインを1.1倍に、それぞれ調整することにより、イベント検出部501 kのゲインを、1.1(=2×1/2×1.1)倍に調整することができる。
[0407]
 電流電圧変換部411や減算部431のゲインの調整によれば、図40で説明したように、イベント検出部501 kのゲインを粗く調整するcoarse調整を行うことができる。
[0408]
 電流電圧変換部411のゲインは、電流電圧変換部411を構成するトランジスタ91ないし93並びに421及び422(図34)の特性で決まるため、プロセスばらつきを有する。また、電流電圧変換部411のゲインについては、高い精度で調整することが困難である。
[0409]
 減算部431のゲインは、可変容量440及び450(図37)の容量比で決まり、デフォルトのゲインの2倍や1/2倍等に調整することができる。可変容量440及び450は、画素51 kごとに設けられるため、減算部431のゲインを高い精度で調整するように、可変容量440及び450を設けようとすると、画素51のサイズ(面積)の制約を受ける。
[0410]
 量子化部84のゲインは、例えば、閾値設定部231 kを、図17のBに示したようなカレントミラーを有するDA変換器260で構成する場合には、カレントミラーを構成するミラー先のFET263としての複数のFETの中で、電流源262が流す電流に応じた電流を流す稼働FETの数を調整することで、高精細に調整することができる。
[0411]
 また、透過機構としての光学フィルタ221 kが透過する光ごと、例えば、R光、G光、及び、B光ごとに、イベント検出部501 kのゲインを調整する場合には、閾値設定部231 kは、例えば、画素51 kの外部に設けることができる。閾値設定部231 kを、画素51 kの外部に設ける場合には、電流電圧変換部411や減算部431のゲインを調整する場合に比較して、面積の制約が小さい。
[0412]
 イベント検出部501 kのゲインを、例えば、0.5倍ないし2.5倍の範囲で調整する場合、その0.5倍ないし2.5倍の範囲のイベント検出部501 kのゲインの調整は、量子化部84のゲインのfine調整だけによって行うこともできるし、量子化部84のゲインのfine調整と、電流電圧変換部411及び減算部431のゲインのcoarse調整との組み合わせによって行うこともできる。
[0413]
 但し、量子化部84のゲインのfine調整だけでなく、量子化部84のゲインのfine調整と、電流電圧変換部411及び減算部431のゲインのcoarse調整との組み合わせにより、イベント検出部501 kのゲインを調整する場合には、量子化部84のゲインのfine調整だけにより、イベント検出部501 kのゲインを調整する場合に比較して、閾値設定部231 kを構成するDA変換器260が有するカレントミラーのミラー先のFET263としての複数のFETの個数を少なくすることができる。その結果、閾値設定部231 k(を構成するDA変換器260)の面積を小さくすることができる。
[0414]
 なお、量子化部84のゲインのfine調整は、電流電圧変換部411及び減算部431のゲインの、プロセスばらつきに起因するばらつきのキャリブレーションに使用することができる。例えば、電流電圧変換部411のゲインを2倍に設計した場合に、電流電圧変換部411の実際のゲインがプロセスばらつきに起因して、1.8倍であるときに、量子化部84のゲインを1.1倍にすることにより、全体として、ゲインを2(≒1.8×1.1)倍にキャリブレーションすることができる。
[0415]
 図42は、照明のスペクトルと、CF301 kの分光特性との例を示す図である。
[0416]
 照明のスペクトルは、照明の種類ごとに異なり、照明が発する光の各波長の強度は異なる。また、光学フィルタ221 kとして、CF301 k(図19)が採用されていることとすると、画素51 kのR光、G光、及び、B光に対する感度は、例えば、CF301 kの分光特性によって異なる。
[0417]
 同期型のイメージセンサでは、照明が発する光の各波長の強度の違いや、画素51 kのR光、G光、及び、B光に対する感度の違いは、ホワイトバランスによって調整される。
[0418]
 非同期型のセンサであるセンサチップ200(図10)では、イベント検出部501 kが、画素51 kごとにイベントを検出するため、イベントの検出の感度は、画素51 kが受光する光に対する画素51 kの感度によって異なる。
[0419]
 画素51 kが受光する光に対する画素51 kの感度は、照明のスペクトルと、CF301 kの分光特性との積で表される。
[0420]
 図42の照明のスペクトルとCF301 kの分光特性とによれば、例えば、被写体が、白熱電球で照明されている場合、B光やG光を受光する画素51 kよりも、R光を受光する画素51 kの感度が高くなる。
[0421]
 そこで、同期型のイメージセンサでのホワイトバランスの調整を、R光、G光、及び、B光を受光する画素51 kそれぞれに適用し、R光、G光、及び、B光を受光する画素51 kのイベントを検出するイベント検出部501 kのゲインを調整することにより、照明が変更された場合でも、R光、G光、及び、B光を受光する画素51 kそれぞれの感度を、同一の感度に調整することができる。
[0422]
 図43は、R光、G光、及び、B光を受光する画素51 kそれぞれの感度の調整の例を示す図である。
[0423]
 図43では、R光を受光する画素51 kの感度を1として、B光を受光する画素51 kの感度が1/2.2になっており、G光を受光する画素51 kの感度が1/1.6になっている。
[0424]
 この場合、例えば、R光を受光する画素51 kのイベントを検出するイベント検出部501 kのゲインを1倍に調整する一方、B光を受光する画素51 kのイベントを検出するイベント検出部501 kのゲインを2.2倍に調整するとともに、G光を受光する画素51 kのイベントを検出するイベント検出部501 kのゲインを1.6倍に調整することにより、R光、G光、及び、B光を受光する画素51 kそれぞれの感度を、同一の感度に調整することができる。
[0425]
 なお、センサチップ200は、光学フィルタ221 k(図12)を設けずに構成することができる。この場合、イベント検出部52 k、401 k、及び、501 kのゲインは、画素51 kが受光する、光学フィルタ221 kが透過する光ごとではなく、画素51ごとに調整することができる。
[0426]
 例えば、所定の被写体を検出する場合において、その被写体の位置を予測することができるときには、その位置からの光を受光する画素51の感度が高くなるように、イベント検出部52 k、401 k、及び、501 kのゲインを調整することができる。
[0427]
 また、イベント検出部52 k、401 k、及び、501 kのゲインの調整は、画素51に設けられるオンチップレンズの感度ばらつきの補償に用いることができる。
[0428]
 <移動体への応用例>
 本開示に係る技術(本技術)は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
[0429]
 図44は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
[0430]
 車両制御システム12000は、通信ネットワーク12001を介して接続された複数の電子制御ユニットを備える。図44に示した例では、車両制御システム12000は、駆動系制御ユニット12010、ボディ系制御ユニット12020、車外情報検出ユニット12030、車内情報検出ユニット12040、及び統合制御ユニット12050を備える。また、統合制御ユニット12050の機能構成として、マイクロコンピュータ12051、音声画像出力部12052、及び車載ネットワークI/F(interface)12053が図示されている。
[0431]
 駆動系制御ユニット12010は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット12010は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
[0432]
 ボディ系制御ユニット12020は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット12020は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット12020には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット12020は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
[0433]
 車外情報検出ユニット12030は、車両制御システム12000を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット12030には、撮像部12031が接続される。車外情報検出ユニット12030は、撮像部12031に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット12030は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
[0434]
 撮像部12031は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部12031は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部12031が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
[0435]
 車内情報検出ユニット12040は、車内の情報を検出する。車内情報検出ユニット12040には、例えば、運転者の状態を検出する運転者状態検出部12041が接続される。運転者状態検出部12041は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット12040は、運転者状態検出部12041から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
[0436]
 マイクロコンピュータ12051は、車外情報検出ユニット12030又は車内情報検出ユニット12040で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット12010に対して制御指令を出力することができる。例えば、マイクロコンピュータ12051は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むADAS(Advanced Driver Assistance System)の機能実現を目的とした協調制御を行うことができる。
[0437]
 また、マイクロコンピュータ12051は、車外情報検出ユニット12030又は車内情報検出ユニット12040で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
[0438]
 また、マイクロコンピュータ12051は、車外情報検出ユニット12030で取得される車外の情報に基づいて、ボディ系制御ユニット12020に対して制御指令を出力することができる。例えば、マイクロコンピュータ12051は、車外情報検出ユニット12030で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
[0439]
 音声画像出力部12052は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図44の例では、出力装置として、オーディオスピーカ12061、表示部12062及びインストルメントパネル12063が例示されている。表示部12062は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
[0440]
 図45は、撮像部12031の設置位置の例を示す図である。
[0441]
 図45では、車両12100は、撮像部12031として、撮像部12101,12102,12103,12104,12105を有する。
[0442]
 撮像部12101,12102,12103,12104,12105は、例えば、車両12100のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部12101及び車室内のフロントガラスの上部に備えられる撮像部12105は、主として車両12100の前方の画像を取得する。サイドミラーに備えられる撮像部12102,12103は、主として車両12100の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部12104は、主として車両12100の後方の画像を取得する。撮像部12101及び12105で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
[0443]
 なお、図45には、撮像部12101ないし12104の撮影範囲の一例が示されている。撮像範囲12111は、フロントノーズに設けられた撮像部12101の撮像範囲を示し、撮像範囲12112,12113は、それぞれサイドミラーに設けられた撮像部12102,12103の撮像範囲を示し、撮像範囲12114は、リアバンパ又はバックドアに設けられた撮像部12104の撮像範囲を示す。例えば、撮像部12101ないし12104で撮像された画像データが重ね合わせられることにより、車両12100を上方から見た俯瞰画像が得られる。
[0444]
 撮像部12101ないし12104の少なくとも1つは、距離情報を取得する機能を有していてもよい。例えば、撮像部12101ないし12104の少なくとも1つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
[0445]
 例えば、マイクロコンピュータ12051は、撮像部12101ないし12104から得られた距離情報を基に、撮像範囲12111ないし12114内における各立体物までの距離と、この距離の時間的変化(車両12100に対する相対速度)を求めることにより、特に車両12100の進行路上にある最も近い立体物で、車両12100と略同じ方向に所定の速度(例えば、0km/h以上)で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ12051は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御(追従停止制御も含む)や自動加速制御(追従発進制御も含む)等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
[0446]
 例えば、マイクロコンピュータ12051は、撮像部12101ないし12104から得られた距離情報を元に、立体物に関する立体物データを、2輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ12051は、車両12100の周辺の障害物を、車両12100のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ12051は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ12061や表示部12062を介してドライバに警報を出力することや、駆動系制御ユニット12010を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
[0447]
 撮像部12101ないし12104の少なくとも1つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ12051は、撮像部12101ないし12104の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部12101ないし12104の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ12051が、撮像部12101ないし12104の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部12052は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部12062を制御する。また、音声画像出力部12052は、歩行者を示すアイコン等を所望の位置に表示するように表示部12062を制御してもよい。
[0448]
 以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、撮像部12031に適用され得る。具体的には、図10のセンサチップ200は、撮像部12031に適用することができる。撮像部12031に本開示に係る技術を適用することにより、イベントの検出を柔軟に行い、そのイベントの検出により得られるイベントデータのデータ処理により、適切な運転支援を行うことができる。
[0449]
 なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
[0450]
 また、本明細書に記載された効果はあくまで例示であって限定されるものではなく、他の効果があってもよい。
[0451]
 なお、本技術は、以下の構成をとることができる。
[0452]
 <1>
 光を受光し、光電変換を行って電気信号を生成する画素と、
 前記画素の電気信号の変化であるイベントを検出するイベント検出部と、
 前記イベント検出部のゲインを、前記画素ごとに調整するゲイン調整機構と
 を備えるセンサ。
 <2>
 所定の光を透過する透過機構をさらに備え、
 前記画素は、前記透過機構を透過する所定の光を受光し、
 前記ゲイン調整機構は、前記イベント検出部のゲインを、前記透過機構が透過する前記所定の光ごとに調整する
 <1>に記載のセンサ。
 <3>
 前記ゲイン調整機構として、前記イベントを検出するときに用いられる閾値を、前記画素が受光する前記所定の光ごとに設定する閾値設定部を備える
 <2>に記載のセンサ。
 <4>
 前記透過機構は、カラーフィルタである
 <3>に記載のセンサ。
 <5>
 前記閾値設定部は、前記画素が受光する、前記カラーフィルタが透過する光の色ごとに、前記閾値を設定する
 <4>に記載のセンサ。
 <6>
 前記透過機構は、偏光フィルタである
 <3>に記載のセンサ。
 <7>
 前記閾値設定部は、前記画素が受光する、前記偏光フィルタが透過する光の偏光方向ごとに、前記閾値を設定する
 <6>に記載のセンサ。
 <8>
 前記イベント検出部は、
  前記画素の光電流を、前記光電流に対応する電圧に変換する電流電圧変換部を有し、
  所定の閾値を超える前記電圧の変化を、前記イベントとして検出し、
 前記ゲイン調整機構として、トランジスタがカスケード接続された構成とカスケード接続されていない構成とに回路構成が切り替え可能な前記電流電圧変換部を備える
 <1>又は<2>に記載のセンサ。
 <9>
 前記イベント検出部は、第1の容量及び第2の容量を含み、前記画素の光電流に対応する電圧の異なるタイミングの電圧どうしの差に対応する差信号を求める減算部を有し、
 前記ゲイン調整機構として、前記第1の容量と前記第2の容量との容量比が変更可能な前記減算部を備える
 <1>又は<2>に記載のセンサ。
 <10>
 前記ゲイン調整機構は、前記イベント検出部のゲインを粗く調整するcoarse調整と、前記イベント検出部のゲインを細かく調整するfine調整とを行う
 <1>又は<2>に記載のセンサ。
 <11>
 前記イベント検出部は、
  前記画素の光電流を、前記光電流に対応する電圧に変換する電流電圧変換部と、
  第1の容量及び第2の容量を含み、異なるタイミングの前記電圧どうしの差に対応する差信号を求める減算部と
 を有し、
  前記差信号と閾値とを比較することにより、前記イベントを検出し、
 前記ゲイン調整機構として、
  トランジスタがカスケード接続された構成とカスケード接続されていない構成とに回路構成が切り替え可能な前記電流電圧変換部、及び、前記第1の容量と前記第2の容量との容量比が変更可能な前記減算部のうちの一方又は両方と、
  前記閾値を設定する閾値設定部と
 を備え、
 前記電流電圧変換部の回路構成の切り替え、及び、前記減算部での前記容量比の変更のうちの一方又は両方により、前記coarse調整を行い、
 前記閾値設定部による前記閾値の設定により、前記fine調整を行う
 <10>に記載のセンサ。
 <12>
 前記透過機構は、カラーフィルタであり
 前記ゲイン調整機構は、被写体を撮像する環境に応じて、前記イベント検出部のゲインを、前記画素が受光する、前記カラーフィルタが透過する光の色ごとに調整する
 <2>ないし<11>のいずれかに記載のセンサ。
 <13>
 前記イベントが検出された前記画素の光電流に対応する電圧の信号を画素信号として生成する画素信号生成部をさらに備える
 <1>ないし<12>のいずれかに記載のセンサ。
 <14>
 光を受光し、光電変換を行って電気信号を生成する画素と、
 前記画素の電気信号の変化であるイベントを検出するイベント検出部と
 を備えるセンサの前記イベント検出部のゲインを、前記画素ごとに調整する
 ステップを含む制御方法。

符号の説明

[0453]
 10 センサチップ, 11 センサダイ, 12 ロジックダイ, 21 センサ部, 22 ロジック部, 31 画素アレイ部, 32 駆動部, 33 アービタ, 34 AD変換部, 35 出力部, 41 画素ブロック, 51,51 1ないし51 4 画素, 52,52 1ないし52 4 イベント検出部, 53 画素信号生成部, 60 ノード, 61 光電変換素子, 62,63 転送トランジスタ, 71 リセットトランジスタ, 72 増幅トランジスタ, 73 選択トランジスタ, 74 FD, 81 電流電圧変換部, 82 バッファ, 83 減算部, 84 量子化部, 85 転送部, 91ないし93 トランジスタ, 101 コンデンサ, 102 オペアンプ, 103 コンデンサ, 104 スイッチ, 111,112 コンパレータ, 200 センサチップ, 201 センサ部, 211 画素アレイ部, 221 1ないし221 4 光学フィルタ, 222 ゲイン調整機構, 231 1ないし231 4 閾値設定部, 250 DA変換器, 251 ラダー回路, 252 オペアンプ, 260 D/A変換器, 261 FET, 262 電流源, 263 FET, 264 抵抗, 301 1ないし301 4 CF, 331 1ないし331 4 偏光フィルタ, 371,372 FET, 401 1ないし401 4 イベント検出部, 411 電流電圧変換部, 421,422 トランジスタ, 423ないし426 スイッチ, 431 減算部, 441,442 コンデンサ, 443 スイッチ, 501 1ないし501 4 イベント検出部

請求の範囲

[請求項1]
 光を受光し、光電変換を行って電気信号を生成する画素と、
 前記画素の電気信号の変化であるイベントを検出するイベント検出部と、
 前記イベント検出部のゲインを、前記画素ごとに調整するゲイン調整機構と
 を備えるセンサ。
[請求項2]
 所定の光を透過する透過機構をさらに備え、
 前記画素は、前記透過機構を透過する所定の光を受光し、
 前記ゲイン調整機構は、前記イベント検出部のゲインを、前記透過機構が透過する前記所定の光ごとに調整する
 請求項1に記載のセンサ。
[請求項3]
 前記ゲイン調整機構として、前記イベントを検出するときに用いられる閾値を、前記画素が受光する前記所定の光ごとに設定する閾値設定部を備える
 請求項2に記載のセンサ。
[請求項4]
 前記透過機構は、カラーフィルタである
 請求項3に記載のセンサ。
[請求項5]
 前記閾値設定部は、前記画素が受光する、前記カラーフィルタが透過する光の色ごとに、前記閾値を設定する
 請求項4に記載のセンサ。
[請求項6]
 前記透過機構は、偏光フィルタである
 請求項3に記載のセンサ。
[請求項7]
 前記閾値設定部は、前記画素が受光する、前記偏光フィルタが透過する光の偏光方向ごとに、前記閾値を設定する
 請求項6に記載のセンサ。
[請求項8]
 前記イベント検出部は、
  前記画素の光電流を、前記光電流に対応する電圧に変換する電流電圧変換部を有し、
  所定の閾値を超える前記電圧の変化を、前記イベントとして検出し、
 前記ゲイン調整機構として、トランジスタがカスケード接続された構成とカスケード接続されていない構成とに回路構成が切り替え可能な前記電流電圧変換部を備える
 請求項1に記載のセンサ。
[請求項9]
 前記イベント検出部は、第1の容量及び第2の容量を含み、前記画素の光電流に対応する電圧の異なるタイミングの電圧どうしの差に対応する差信号を求める減算部を有し、
 前記ゲイン調整機構として、前記第1の容量と前記第2の容量との容量比が変更可能な前記減算部を備える
 請求項1に記載のセンサ。
[請求項10]
 前記ゲイン調整機構は、前記イベント検出部のゲインを粗く調整するcoarse調整と、前記イベント検出部のゲインを細かく調整するfine調整とを行う
 請求項1に記載のセンサ。
[請求項11]
 前記イベント検出部は、
  前記画素の光電流を、前記光電流に対応する電圧に変換する電流電圧変換部と、
  第1の容量及び第2の容量を含み、異なるタイミングの前記電圧どうしの差に対応する差信号を求める減算部と
 を有し、
  前記差信号と閾値とを比較することにより、前記イベントを検出し、
 前記ゲイン調整機構として、
  トランジスタがカスケード接続された構成とカスケード接続されていない構成とに回路構成が切り替え可能な前記電流電圧変換部、及び、前記第1の容量と前記第2の容量との容量比が変更可能な前記減算部のうちの一方又は両方と、
  前記閾値を設定する閾値設定部と
 を備え、
 前記電流電圧変換部の回路構成の切り替え、及び、前記減算部での前記容量比の変更のうちの一方又は両方により、前記coarse調整を行い、
 前記閾値設定部による前記閾値の設定により、前記fine調整を行う
 請求項10に記載のセンサ。
[請求項12]
 前記透過機構は、カラーフィルタであり
 前記ゲイン調整機構は、被写体を撮像する環境に応じて、前記イベント検出部のゲインを、前記画素が受光する、前記カラーフィルタが透過する光の色ごとに調整する
 請求項2に記載のセンサ。
[請求項13]
 前記イベントが検出された前記画素の光電流に対応する電圧の信号を画素信号として生成する画素信号生成部をさらに備える
 請求項1に記載のセンサ。
[請求項14]
 光を受光し、光電変換を行って電気信号を生成する画素と、
 前記画素の電気信号の変化であるイベントを検出するイベント検出部と
 を備えるセンサの前記イベント検出部のゲインを、前記画素ごとに調整する
 ステップを含む制御方法。

図面

[ 図 1]

[ 図 2]

[ 図 3]

[ 図 4]

[ 図 5]

[ 図 6]

[ 図 7]

[ 図 8]

[ 図 9]

[ 図 10]

[ 図 11]

[ 図 12]

[ 図 13]

[ 図 14]

[ 図 15]

[ 図 16]

[ 図 17]

[ 図 18]

[ 図 19]

[ 図 20]

[ 図 21]

[ 図 22]

[ 図 23]

[ 図 24]

[ 図 25]

[ 図 26]

[ 図 27]

[ 図 28]

[ 図 29]

[ 図 30]

[ 図 31]

[ 図 32]

[ 図 33]

[ 図 34]

[ 図 35]

[ 図 36]

[ 図 37]

[ 図 38]

[ 図 39]

[ 図 40]

[ 図 41]

[ 図 42]

[ 図 43]

[ 図 44]

[ 図 45]