Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO2020109647 - CIRCUIT MICROÉLECTRONIQUE BASÉ SUR LA COUVERTURE, ET PROCÉDÉ PERMETTANT DE FOURNIR UNE CONCEPTION D'UN CIRCUIT MICROÉLECTRONIQUE

Numéro de publication WO/2020/109647
Date de publication 04.06.2020
N° de la demande internationale PCT/FI2018/050857
Date du dépôt international 27.11.2018
CIB
G06F 17/50 2006.01
GPHYSIQUE
06CALCUL; COMPTAGE
FTRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
17Équipement ou méthodes de traitement de données ou de calcul numérique, spécialement adaptés à des fonctions spécifiques
50Conception assistée par ordinateur
G06F 11/07 2006.01
GPHYSIQUE
06CALCUL; COMPTAGE
FTRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
11Détection d'erreurs; Correction d'erreurs; Contrôle de fonctionnement
07Réaction à l'apparition d'un défaut, p.ex. tolérance de certains défauts
H03K 19/007 2006.01
HÉLECTRICITÉ
03CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
KTECHNIQUE DE L'IMPULSION
19Circuits logiques, c. à d. ayant au moins deux entrées agissant sur une sortie; Circuits d'inversion
007Circuits assurant la sécurité en cas de défaut
H03K 19/003 2006.01
HÉLECTRICITÉ
03CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
KTECHNIQUE DE L'IMPULSION
19Circuits logiques, c. à d. ayant au moins deux entrées agissant sur une sortie; Circuits d'inversion
003Modifications pour accroître la fiabilité
H03K 3/037 2006.01
HÉLECTRICITÉ
03CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
KTECHNIQUE DE L'IMPULSION
3Circuits pour produire des impulsions électriques; Circuits monostables, bistables ou multistables
02Générateurs caractérisés par le type de circuit ou par les moyens utilisés pour produire des impulsions
027par l'utilisation de circuits logiques, avec réaction positive interne ou externe
037Circuits bistables
G06F 1/3296 2019.01
GPHYSIQUE
06CALCUL; COMPTAGE
FTRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
1Détails non couverts par les groupes G06F3/-G06F13/89
26Alimentation en énergie électrique, p.ex. régulation à cet effet
32Moyens destinés à économiser de l'énergie
3203Gestion de l’alimentation, c. à d. passage en mode d’économie d’énergie amorcé par événements
3234Économie d’énergie caractérisée par l'action entreprise
3296par diminution de la tension d’alimentation ou de la tension de fonctionnement
CPC
G01R 31/3181
GPHYSICS
01MEASURING; TESTING
RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
31Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
28Testing of electronic circuits, e.g. by signal tracer
317Testing of digital circuits
3181Functional testing
G06F 1/3296
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
1Details not covered by groups G06F3/00G06F13/00 and G06F21/00
26Power supply means, e.g. regulation thereof
32Means for saving power
3203Power management, i.e. event-based initiation of power-saving mode
3234Power saving characterised by the action undertaken
3296by lowering the supply or operating voltage
G06F 11/07
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
11Error detection; Error correction; Monitoring
07Responding to the occurrence of a fault, e.g. fault tolerance
H03K 19/00
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
KPULSE TECHNIQUE
19Logic circuits, i.e. having at least two inputs acting on one output
H03K 19/003
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
KPULSE TECHNIQUE
19Logic circuits, i.e. having at least two inputs acting on one output
003Modifications for increasing the reliability ; for protection
H03K 19/007
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
KPULSE TECHNIQUE
19Logic circuits, i.e. having at least two inputs acting on one output
007Fail-safe circuits
Déposants
  • MINIMA PROCESSOR OY [FI]/[FI]
Inventeurs
  • GUPTA, Navneet
Mandataires
  • PAPULA OY
Données relatives à la priorité
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) COVERAGE BASED MICROELECTRONIC CIRCUIT, AND METHOD FOR PROVIDING A DESIGN OF A MICROELECTRONIC CIRCUIT
(FR) CIRCUIT MICROÉLECTRONIQUE BASÉ SUR LA COUVERTURE, ET PROCÉDÉ PERMETTANT DE FOURNIR UNE CONCEPTION D'UN CIRCUIT MICROÉLECTRONIQUE
Abrégé
(EN)
Microelectronic circuit com- prisesaplurality of logic units and register circuits, arranged into a plu- rality of processing paths, and a plu- rality of monitoring units associated with respective ones of said processing paths. Each of said monitoring units is configured to produce an observation signal as a response to anomalous opera- tion of the respective processing path. Each of said plurality of logic units belongs to one of a plurality of delay classes according to an amount of delay that it is likely to generate. Said de- lay classes comprise first, second, and third classes, of which the first class covers logic units that are likely to generate longest delays, the second class covers logic units that are likely to generate shorter delays than said first class, and the third class covers logic units that are likely to generate shorter delays than said second class. At least some of said plurality of pro- cessing paths comprise logic units be- longing to said second class but are without monitoring units. At least some of said plurality of processing paths comprise logic units belonging to said third class but have monitoring units associated with them.
(FR)
L'invention concerne un circuit microélectronique comprenant plusieurs unités logiques et circuits de registre, agencés en plusieurs trajets de traitement, et plusieurs unités de surveillance associées à des trajets de traitement respectifs parmi lesdits trajets de traitement. Chacune desdites unités de surveillance est configurée pour produire un signal d'observation en réponse à un fonctionnement anormal du trajet de traitement respectif. Chacune desdites multiples unités logiques appartient à une classe de retard parmi plusieurs classes de retard selon une quantité de retard qu'il est susceptible de générer. Lesdites classes de retard comprennent des première, deuxième et troisième classes, la première classe couvrant des unités logiques qui sont susceptibles de générer des retards plus longs, la deuxième classe couvrant des unités logiques qui sont susceptibles de générer des retards plus courts que ladite première classe, et la troisième classe couvrant des unités logiques qui sont susceptibles de générer des retards plus courts que ladite deuxième classe. Au moins certains desdits multiples trajets de traitement comprennent des unités logiques appartenant à ladite deuxième classe mais n'ont pas d'unités de surveillance. Au moins certains desdits multiples trajets de traitement comprennent des unités logiques appartenant à ladite troisième classe mais ont des unités de surveillance leur étant associées.
Dernières données bibliographiques dont dispose le Bureau international