Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Goto Application

1. WO2020097003 - STRUCTURES PERMETTANT D'AMÉLIORER LA DURETÉ DE RAYONNEMENT ET D'ÉLIMINER LE VERROUILLAGE DANS DES CIRCUITS INTÉGRÉS

Numéro de publication WO/2020/097003
Date de publication 14.05.2020
N° de la demande internationale PCT/US2019/059753
Date du dépôt international 05.11.2019
CIB
H01L 21/266 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
18les dispositifs ayant des corps semi-conducteurs comprenant des éléments du groupe IV de la classification périodique, ou des composés AIIIBV, avec ou sans impuretés, p.ex. des matériaux de dopage
26Bombardement par des radiations ondulatoires ou corpusculaires
263par des radiations d'énergie élevée
265produisant une implantation d'ions
266en utilisant des masques
H01L 21/34 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
34les dispositifs ayant des corps semi-conducteurs non couverts par H01L21/06, H01L21/16 et H01L21/18156
H01L 21/74 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
70Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun, ou de parties constitutives spécifiques de ceux-ci; Fabrication de dispositifs à circuit intégré ou de parties constitutives spécifiques de ceux-ci
71Fabrication de parties spécifiques de dispositifs définis en H01L21/7089
74Réalisation de régions profondes à haute concentration en impuretés, p.ex. couches collectrices profondes, connexions internes
H01L 21/76 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
70Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun, ou de parties constitutives spécifiques de ceux-ci; Fabrication de dispositifs à circuit intégré ou de parties constitutives spécifiques de ceux-ci
71Fabrication de parties spécifiques de dispositifs définis en H01L21/7089
76Réalisation de régions isolantes entre les composants
H01L 23/535 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
52Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre
535comprenant des interconnexions internes, p.ex. structures d'interconnexions enterrées
H01L 29/78 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
66Types de dispositifs semi-conducteurs
68commandables par le seul courant électrique fourni ou par la seule tension appliquée, à une électrode qui ne transporte pas le courant à redresser, amplifier ou commuter
76Dispositifs unipolaires
772Transistors à effet de champ
78l'effet de champ étant produit par une porte isolée
Déposants
  • SILICON SPACE TECHNOLOGIES CORPORATION D.B.A. VORAGO TECHNOLOGIES, INC. [US]/[US]
Inventeurs
  • GIFFORD, David, R.
  • PARRIS, Patrice, M.
Mandataires
  • SINGH, Ranjeev
Données relatives à la priorité
16/183,90908.11.2018US
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) STRUCTURES FOR IMPROVING RADIATION HARDNESS AND ELIMINATING LATCH-UP IN INTEGRATED CIRCUITS
(FR) STRUCTURES PERMETTANT D'AMÉLIORER LA DURETÉ DE RAYONNEMENT ET D'ÉLIMINER LE VERROUILLAGE DANS DES CIRCUITS INTÉGRÉS
Abrégé
(EN)
Structures and processes for improving radiation hardness and eliminating latch-up in integrated circuits are provided. An example process includes forming a first doped buried layer, a first well, and a second well, and using a first mask, forming a second doped buried layer only in a first region above the first doped buried layer and between at least the first well and the second well, where the first mask is configured to control spacing between the wells and the doped buried layers. The process further includes using a second mask, forming a vertical conductor located only in a second region above the first region and between at least the first well and the second well, where the vertical conductor is doped to provide a low resistance link between the second doped buried layer and at least a top surface of the substrate.
(FR)
L'invention concerne des structures et des procédés permettant d'améliorer la dureté de rayonnement et d'éliminer le verrouillage dans des circuits intégrés. Un procédé donné à titre d'exemple consiste à former une première couche enfouie dopée, un premier puits et un second puits, et à utiliser un premier masque, former une seconde couche enfouie dopée uniquement dans une première région au-dessus de la première couche enfouie dopée et entre au moins le premier puits et le second puits, le premier masque étant configuré pour contrôler l'espacement entre les puits et les couches enfouies dopées. Le procédé consiste en outre à utiliser un second masque, former un conducteur vertical situé uniquement dans une seconde région au-dessus de la première région et entre au moins le premier puits et le second puits, le conducteur vertical étant dopé pour fournir une liaison à faible résistance entre la seconde couche enfouie dopée et au moins une surface supérieure du substrat.
Également publié en tant que
Dernières données bibliographiques dont dispose le Bureau international