Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Goto Application

1. WO2020092406 - TEST DE MÉMOIRE MORTE UTILISANT UN CONTRÔLEUR D'AUTO-TEST INTÉGRÉ

Numéro de publication WO/2020/092406
Date de publication 07.05.2020
N° de la demande internationale PCT/US2019/058619
Date du dépôt international 29.10.2019
CIB
G11C 29/12 2006.01
GPHYSIQUE
11ENREGISTREMENT DE L'INFORMATION
CMÉMOIRES STATIQUES
29Vérification du fonctionnement correct des mémoires; Test de mémoires lors d'opération en mode de veille ou hors-ligne
04Détection ou localisation d'éléments d'emmagasinage défectueux
08Test fonctionnel, p.ex. test lors d'un rafraîchissement, auto-test à la mise sous tension ou test réparti
12Dispositions intégrées pour les tests, p.ex. auto-test intégré
G06F 11/27 2006.01
GPHYSIQUE
06CALCUL; COMPTAGE
FTRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
11Détection d'erreurs; Correction d'erreurs; Contrôle de fonctionnement
22Détection ou localisation du matériel d'ordinateur défectueux en effectuant des tests pendant les opérations d'attente ou pendant les temps morts, p.ex. essais de mise en route
26Tests fonctionnels
27Tests intégrés
CPC
G06F 12/0638
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
12Accessing, addressing or allocating within memory systems or architectures
02Addressing or allocation; Relocation
06Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
0638Combination of memories, e.g. ROM and RAM such as to permit replacement or supplementing of words in one module by words in another module
G06F 9/4401
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
9Arrangements for program control, e.g. control units
06using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
44Arrangements for executing specific programs
4401Bootstrapping
G11C 11/005
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
11Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
005comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
G11C 14/0054
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
14Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
0054in which the volatile element is a SRAM cell
G11C 17/00
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
17Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
G11C 2029/0407
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
29Checking stores for correct operation ; ; Subsequent repair; Testing stores during standby or offline operation
04Detection or location of defective memory elements ; , e.g. cell constructio details, timing of test signals
0407on power on
Déposants
  • TEXAS INSTRUMENTS INCORPORATED [US]/[US]
  • TEXAS INSTRUMENTS JAPAN LIMITED [JP]/[JP] (JP)
Inventeurs
  • NARAYANAN, Prakash
  • NARESH, Nikita
  • INUGANTI, Prathyusha, Teja
  • YARADUYATHINAHALLI, Rakesh, Channabasappa
  • ACHARYA, Aravinda
  • SINGH, Jasbir
  • NARAYANAN, Naveen, Ambalametil
Mandataires
  • DAVIS, Jr., Michael A.
  • DAVIS, Michael, A.
Représentant commun
  • TEXAS INSTRUMENTS INCORPORATED
Données relatives à la priorité
16/271,66008.02.2019US
62/751,87329.10.2018US
62/785,95328.12.2018US
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) TESTING READ-ONLY MEMORY USING BUILT-IN SELF-TEST CONTROLLER
(FR) TEST DE MÉMOIRE MORTE UTILISANT UN CONTRÔLEUR D'AUTO-TEST INTÉGRÉ
Abrégé
(EN)
A system includes a volatile storage device (106), a read-only memory (ROM, 104), a memory built-in self-test (BIST) controller (110) and a central processing unit (CPU, 102). The CPU (102), upon occurrence of a reset event, executes a first instruction from the ROM (104) to cause the CPU (102) to copy instructions from a range of addresses in the ROM (104) to the volatile storage device (106). The CPU (102) also executes a second instruction from the ROM (104) to change a program counter. The CPU (102) further executes the instructions from the volatile storage device (106) using the program counter. The CPU (102), when executing the instructions from the volatile storage device (106), causes the ROM (104) to enter a test mode and the memory BIST controller (110) to be configured to test the ROM (104).
(FR)
L'invention concerne un système qui comprend un dispositif de stockage volatil (106), une mémoire morte (ROM, 104), un contrôleur d'auto-test intégré (BIST) de mémoire et une unité centrale de traitement (CPU, 102). La CPU (102), lors de la survenue d'un événement de réinitialisation, exécute une première instruction provenant de la ROM (104) afin d'amener la CPU (102) à copier des instructions à partir d'une plage d'adresses dans la ROM (104) vers le dispositif de stockage volatil (106). La CPU (102) exécute également une seconde instruction provenant de la mémoire morte (104) afin de modifier un compteur de programme. La CPU (102) exécute en outre les instructions provenant du dispositif de stockage volatil (106) à l'aide du compteur de programme. La CPU (102), lors de l'exécution des instructions provenant du dispositif de stockage volatil (106), amène la ROM (104) à entrer dans un mode de test et le contrôleur BIST de mémoire (110) à configurer pour tester la ROM (104).
Également publié en tant que
Dernières données bibliographiques dont dispose le Bureau international