Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Goto Application

1. WO2020090601 - SUBSTRAT DE CÂBLAGE D'ENCAPSULATION DE SEMI-CONDUCTEUR ET PROCÉDÉ DE FABRICATION DE SUBSTRAT DE CÂBLAGE D'ENCAPSULATION DE SEMI-CONDUCTEUR

Numéro de publication WO/2020/090601
Date de publication 07.05.2020
N° de la demande internationale PCT/JP2019/041634
Date du dépôt international 24.10.2019
CIB
H01L 23/12 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
12Supports, p.ex. substrats isolants non amovibles
H01L 21/60 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
50Assemblage de dispositifs à semi-conducteurs en utilisant des procédés ou des appareils non couverts par l'un uniquement des groupes H01L21/06-H01L21/326185
60Fixation des fils de connexion ou d'autres pièces conductrices, devant servir à conduire le courant vers le ou hors du dispositif pendant son fonctionnement
H01L 23/32 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
32Supports pour maintenir le dispositif complet pendant son fonctionnement, c. à d. éléments porteurs amovibles
H05K 3/46 2006.01
HÉLECTRICITÉ
05TECHNIQUES ÉLECTRIQUES NON PRÉVUES AILLEURS
KCIRCUITS IMPRIMÉS; ENVELOPPES OU DÉTAILS DE RÉALISATION D'APPAREILS ÉLECTRIQUES; FABRICATION D'ENSEMBLES DE COMPOSANTS ÉLECTRIQUES
3Appareils ou procédés pour la fabrication de circuits imprimés
46Fabrication de circuits multi-couches
CPC
H01L 2224/16225
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
10Bump connectors; Manufacturing methods related thereto
15Structure, shape, material or disposition of the bump connectors after the connecting process
16of an individual bump connector
161Disposition
16151the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
16221the body and the item being stacked
16225the item being non-metallic, e.g. insulating substrate with or without metallisation
H01L 2224/32225
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
31Structure, shape, material or disposition of the layer connectors after the connecting process
32of an individual layer connector
321Disposition
32151the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
32221the body and the item being stacked
32225the item being non-metallic, e.g. insulating substrate with or without metallisation
H01L 2224/73204
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
732Location after the connecting process
73201on the same surface
73203Bump and layer connectors
73204the bump connector being embedded into the layer connector
H01L 2924/15311
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2924Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
15Details of package parts other than the semiconductor or other solid state devices to be connected
151Die mounting substrate
153Connection portion
1531the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
15311being a ball array, e.g. BGA
Déposants
  • 凸版印刷株式会社 TOPPAN PRINTING CO.,LTD. [JP]/[JP]
Inventeurs
  • 澤田石 将士 SAWADAISHI, Masashi
Mandataires
  • 特許業務法人第一国際特許事務所 PATENT CORPORATE BODY DAI-ICHI KOKUSAI TOKKYO JIMUSHO
Données relatives à la priorité
2018-20368730.10.2018JP
Langue de publication japonais (JA)
Langue de dépôt japonais (JA)
États désignés
Titre
(EN) SEMICONDUCTOR PACKAGING WIRING SUBSTRATE AND METHOD OF MANUFACTURING SEMICONDUCTOR PACKAGING WIRING SUBSTRATE
(FR) SUBSTRAT DE CÂBLAGE D'ENCAPSULATION DE SEMI-CONDUCTEUR ET PROCÉDÉ DE FABRICATION DE SUBSTRAT DE CÂBLAGE D'ENCAPSULATION DE SEMI-CONDUCTEUR
(JA) 半導体パッケージ用配線基板及び半導体パッケージ用配線基板の製造方法
Abrégé
(EN)
Provided is a wiring substrate with which it is possible to suppress a decrease in the yield of an FC-BGA wiring board with an interposer and to mount a semiconductor chip well, and which has high reliability. A semiconductor packaging wiring substrate has an interposer 3 bonded to an FC-BGA wiring board 1. The interposer has a thickness of from 10 μm to 1000 μm, and a semiconductor chip-connecting pad 14 connected to the semiconductor chip 4 is provided on a surface of the interposer on the side opposite to the FC-BGA wiring board. The semiconductor chip-connecting pad is a stacked body of metal material with an Au layer on the uppermost surface thereof, wherein the surface of the Au layer is provided in a recess lower than the surface of a surrounding insulating resin 15 by a range of from 0.3 to 5.0 μm.
(FR)
L'invention concerne un substrat de câblage avec lequel il est possible de supprimer une diminution du rendement d'une carte de câblage FC-BGA avec un interposeur et de monter un puits de puce semi-conductrice, et qui a une fiabilité élevée. Un substrat de câblage d'encapsulation de semi-conducteur a un interposeur 3 lié à une carte de câblage FC-BGA 1. L'interposeur a une épaisseur de 10 µm à 1000 µm, et un plot de connexion de puce semi-conductrice 14 connecté à la puce semi-conductrice 4 est disposé sur une surface de l'interposeur sur le côté opposé à la carte de câblage FC-BGA. Le plot de connexion de puce semi-conductrice est un corps empilé de matériau métallique avec une couche d'Au sur la surface supérieure de celui-ci, la surface de la couche d'Au étant disposée dans un évidement inférieur à la surface d'une résine isolante environnante 15 d'une plage de 0,3 à 5,0 µm.
(JA)
インターポーザを備えたFC-BGA用配線基板の収率の低下を抑制し、半導体チップを良好に実装することが可能であり、高い信頼性を備えた配線基板を提供する。インターポーザ3がFC-BGA用配線基板1に接合されてなる半導体パッケージ用配線基板において、インターポーザの厚さは10μm~1000μmであり、インターポーザのFC-BGA用配線基板側とは反対側の面には、半導体チップ4と接続する半導体チップ接続用パッド14が備えられており、半導体チップ接続用パッドは、最表面にAu層を備えた金属材料からなる積層体であり、そのAu層の表面は、周囲の絶縁樹脂15の表面より0.3~5.0μmの範囲で窪んだ凹部内に設けられている。
Dernières données bibliographiques dont dispose le Bureau international