Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Goto Application

1. WO2020068572 - CONCEPTION D'ENTRELACEUR DE LDPC À PERFORMANCE DE PLANCHER D'ERREUR AMÉLIORÉE

Numéro de publication WO/2020/068572
Date de publication 02.04.2020
N° de la demande internationale PCT/US2019/052077
Date du dépôt international 20.09.2019
CIB
H03M 13/11 2006.01
HÉLECTRICITÉ
03CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
MCODAGE, DÉCODAGE OU CONVERSION DE CODE, EN GÉNÉRAL
13Codage, décodage ou conversion de code pour détecter ou corriger des erreurs; Hypothèses de base sur la théorie du codage; Limites de codage; Méthodes d'évaluation de la probabilité d'erreur; Modèles de canaux; Simulation ou test des codes
03Détection d'erreurs ou correction d'erreurs transmises par redondance dans la représentation des données, c.à d. mots de code contenant plus de chiffres que les mots source
05utilisant un codage par blocs, c.à d. un nombre prédéterminé de bits de contrôle ajouté à un nombre prédéterminé de bits d'information
11utilisant plusieurs bits de parité
H03M 13/25 2006.01
HÉLECTRICITÉ
03CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
MCODAGE, DÉCODAGE OU CONVERSION DE CODE, EN GÉNÉRAL
13Codage, décodage ou conversion de code pour détecter ou corriger des erreurs; Hypothèses de base sur la théorie du codage; Limites de codage; Méthodes d'évaluation de la probabilité d'erreur; Modèles de canaux; Simulation ou test des codes
25Détection d'erreurs ou correction d'erreurs transmises par codage spatial du signal, c. à d. en ajoutant une redondance dans la constellation du signal, p.ex. modulation codée en treillis
H03M 13/27 2006.01
HÉLECTRICITÉ
03CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
MCODAGE, DÉCODAGE OU CONVERSION DE CODE, EN GÉNÉRAL
13Codage, décodage ou conversion de code pour détecter ou corriger des erreurs; Hypothèses de base sur la théorie du codage; Limites de codage; Méthodes d'évaluation de la probabilité d'erreur; Modèles de canaux; Simulation ou test des codes
27utilisant des techniques d'entrelaçage
H03M 13/00 2006.01
HÉLECTRICITÉ
03CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
MCODAGE, DÉCODAGE OU CONVERSION DE CODE, EN GÉNÉRAL
13Codage, décodage ou conversion de code pour détecter ou corriger des erreurs; Hypothèses de base sur la théorie du codage; Limites de codage; Méthodes d'évaluation de la probabilité d'erreur; Modèles de canaux; Simulation ou test des codes
H04L 1/00 2006.01
HÉLECTRICITÉ
04TECHNIQUE DE LA COMMUNICATION ÉLECTRIQUE
LTRANSMISSION D'INFORMATION NUMÉRIQUE, p.ex. COMMUNICATION TÉLÉGRAPHIQUE
1Dispositions pour détecter ou empêcher les erreurs dans l'information reçue
CPC
H03M 13/116
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
MCODING; DECODING; CODE CONVERSION IN GENERAL
13Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
05using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
11using multiple parity bits
1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
1148Structural properties of the code parity-check or generator matrix
116Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
H03M 13/255
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
MCODING; DECODING; CODE CONVERSION IN GENERAL
13Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
25Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
255with Low Density Parity Check [LDPC] codes
H03M 13/2778
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
MCODING; DECODING; CODE CONVERSION IN GENERAL
13Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
27using interleaving techniques
2778Interleaver using block-wise interleaving, e.g. the interleaving matrix is sub-divided into sub-matrices and the permutation is performed in blocks of sub-matrices
H03M 13/2792
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
MCODING; DECODING; CODE CONVERSION IN GENERAL
13Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
27using interleaving techniques
2792Interleaver wherein interleaving is performed jointly with another technique such as puncturing, multiplexing or routing
H03M 13/618
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
MCODING; DECODING; CODE CONVERSION IN GENERAL
13Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
61Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
618Shortening and extension of codes
H03M 13/6381
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
MCODING; DECODING; CODE CONVERSION IN GENERAL
13Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
63Joint error correction and other techniques
635Error control coding in combination with rate matching
6362by puncturing
6368using rate compatible puncturing or complementary puncturing
6381Rate compatible punctured turbo [RCPT] codes
Déposants
  • QUALCOMM INCORPORATED [US]/[US]
Inventeurs
  • WANG, Ying
  • JIANG, Jing
  • SARKIS, Gabi
  • SORIAGA, Joseph Binamira
  • LEI, Jing
  • PARK, Seyong
Mandataires
  • BELL, Orson J.
  • READ, Randol W.
  • HAMMACK, Marcus W.
Données relatives à la priorité
16/576,33819.09.2019US
62/735,73824.09.2018US
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) LDPC INTERLEAVER DESIGN FOR IMPROVED ERROR FLOOR PERFORMANCE
(FR) CONCEPTION D'ENTRELACEUR DE LDPC À PERFORMANCE DE PLANCHER D'ERREUR AMÉLIORÉE
Abrégé
(EN)
Certain aspects of the present disclosure provide techniques and apparatus for low density parity check (LDPC) interleaving with improved error floor performance. A method for wireless communications that may be provided by a transmitting device is provided. The method generally includes encoding one or more information bits using a LDPC code to produce a coded bit sequence comprising systematic bits and parity bits. The transmitting device stores the coded bit sequence in a circular buffer. The transmitting device performs rate matching on the coded bit sequence. The rate matching includes interleaving the parity bits with a partial interleaver and interleaving the systematic bits and interleaved parity bits with a systematic bit priority mapping (SBPM) interleaver. The transmitting device maps the SBPM interleaved bit sequence to constellation points according to a modulation scheme and transmits the modulated bit sequence.
(FR)
Selon certains aspects, la présente invention concerne des techniques et un appareil d'entrelacement de contrôle de parité à faible densité (LDPC) à performance de plancher d'erreur améliorée. La présente invention concerne également un procédé de communications sans fil pouvant être mis en œuvre par un dispositif de transmission. Le procédé consiste globalement à coder un ou plusieurs bits d'informations à l'aide d'un code de LDPC pour produire une séquence de bits codés comprenant des bits systématiques et des bits de parité. Le dispositif de transmission mémorise la séquence de bits codés dans un tampon circulaire. Le dispositif de transmission applique une mise en correspondance de débit à la séquence de bits codés. La mise en correspondance de débit consiste à entrelacer les bits de parité avec un entrelaceur partiel et à entrelacer les bits systématiques et les bits de parité entrelacés avec un entrelaceur de mappage de priorité binaire systématique (SBPM). Le dispositif de transmission mappe la séquence de bits entrelacés par SBPM par rapport à des points de constellation conformément à un schéma de modulation et transmet la séquence de bits modulée.
Également publié en tant que
Dernières données bibliographiques dont dispose le Bureau international