Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Goto Application

1. WO2020065407 - PROCÉDÉ ET APPAREIL DE TEST D'UN DISPOSITIF DE CIRCUIT INTÉGRÉ À PUCES MULTIPLES

Numéro de publication WO/2020/065407
Date de publication 02.04.2020
N° de la demande internationale PCT/IB2019/001110
Date du dépôt international 26.09.2019
CIB
G01R 31/3185 2006.01
GPHYSIQUE
01MÉTROLOGIE; TESTS
RMESURE DES VARIABLES ÉLECTRIQUES; MESURE DES VARIABLES MAGNÉTIQUES
31Dispositions pour tester les propriétés électriques; Dispositions pour la localisation des pannes électriques; Dispositions pour tests électriques caractérisées par ce qui est testé, non prévues ailleurs
28Test de circuits électroniques, p.ex. à l'aide d'un traceur de signaux
317Tests de circuits numériques
3181Tests fonctionnels
3185Reconfiguration pour les essais, p.ex. LSSD, découpage
CPC
G01R 31/31716
GPHYSICS
01MEASURING; TESTING
RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
31Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
28Testing of electronic circuits, e.g. by signal tracer
317Testing of digital circuits
31712Input or output aspects
31716Testing of input or output with loop-back
G01R 31/31724
GPHYSICS
01MEASURING; TESTING
RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
31Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
28Testing of electronic circuits, e.g. by signal tracer
317Testing of digital circuits
31724Test controller, e.g. BIST state machine
G01R 31/3177
GPHYSICS
01MEASURING; TESTING
RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
31Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
28Testing of electronic circuits, e.g. by signal tracer
317Testing of digital circuits
3177Testing of logic operation, e.g. by logic analysers
G01R 31/318533
GPHYSICS
01MEASURING; TESTING
RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
31Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
28Testing of electronic circuits, e.g. by signal tracer
317Testing of digital circuits
3181Functional testing
3185Reconfiguring for testing, e.g. LSSD, partitioning
318533using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
G01R 31/318558
GPHYSICS
01MEASURING; TESTING
RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
31Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
28Testing of electronic circuits, e.g. by signal tracer
317Testing of digital circuits
3181Functional testing
3185Reconfiguring for testing, e.g. LSSD, partitioning
318533using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
318558Addressing or selecting of subparts of the device under test
Déposants
  • MARVELL ISRAEL (M.I.S.L) LTD. [IL]/[IL]
Inventeurs
  • FRIDBURG, Michael
  • MENAHEM, Erez
  • BROKHMAN, Peter
Données relatives à la priorité
62/738,41328.09.2018US
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) METHOD AND APPARATUS FOR TESTING A MULTI-DIE INTEGRATED CIRCUIT DEVICE
(FR) PROCÉDÉ ET APPAREIL DE TEST D'UN DISPOSITIF DE CIRCUIT INTÉGRÉ À PUCES MULTIPLES
Abrégé
(EN)
A method for scan chain testing a multi-chip module including a plurality of integrated circuit dice, some of the integrated circuit dice being of a first type and some of the integrated circuit dice being of a second type, includes separately applying a first boundary scan test stream to each die of the first type, and a second boundary scan test stream to each die of the second type. Testing apparatus includes a test interface that couples to each respective test access port, and a controller configured to separately apply the first boundary scan test stream to each die of the first type, and the second boundary scan test stream to each die of the second type, A multi-chip module includes a plurality of integrated circuit dice, each having a boundary scan register chain with a test access port, and a test access port for the module as a whole.
(FR)
L'invention concerne un procédé de test de chaîne de balayage d'un module à puces multiples incluant une pluralité de puces de circuit intégré, certaines des puces de circuit intégré étant d'un premier type et certaines des puces de circuit intégré étant d'un second type, incluant l'application séparée d'un premier flux de test de balayage de limite à chaque puce du premier type et d'un second flux de test de balayage de limite à chaque puce du second type. L'appareil de test inclut une interface de test qui se couple à chaque port d'accès de test respectif et un dispositif de commande configuré pour appliquer séparément le premier flux de test de balayage de limite à chaque puce du premier type et le second flux de test de balayage de limite à chaque puce du second type. Un module à puces multiples inclut une pluralité de puces de circuit intégré présentant chacune une chaîne de registre de balayage de limite dotée d'un port d'accès de test et un port d'accès de test pour le module dans son ensemble.
Dernières données bibliographiques dont dispose le Bureau international