Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO2020012470 - DRAM INTÉGRÉE DANS UNE CELLULE DE GAIN DANS UNE TECHNOLOGIE DE SILICIUM SUR ISOLANT ENTIÈREMENT APPAUVRIE

Numéro de publication WO/2020/012470
Date de publication 16.01.2020
N° de la demande internationale PCT/IL2019/050764
Date du dépôt international 09.07.2019
CIB
G11C 11/00 2006.01
GPHYSIQUE
11ENREGISTREMENT DE L'INFORMATION
CMÉMOIRES STATIQUES
11Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliers; Eléments d'emmagasinage correspondants
G11C 11/403 2006.01
GPHYSIQUE
11ENREGISTREMENT DE L'INFORMATION
CMÉMOIRES STATIQUES
11Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliers; Eléments d'emmagasinage correspondants
21utilisant des éléments électriques
34utilisant des dispositifs à semi-conducteurs
40utilisant des transistors
401formant des cellules nécessitant un rafraîchissement ou une régénération de la charge, c. à d. cellules dynamiques
403avec régénération de la charge commune à plusieurs cellules de mémoire, c. à d. rafraîchissement externe
G11C 7/10 2006.01
GPHYSIQUE
11ENREGISTREMENT DE L'INFORMATION
CMÉMOIRES STATIQUES
7Dispositions pour écrire une information ou pour lire une information dans une mémoire numérique
10Dispositions d'interface d'entrée/sortie de données, p.ex. circuits de commande E/S de données, mémoires tampon de données E/S
CPC
G11C 11/403
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
11Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
21using electric elements
34using semiconductor devices
40using transistors
401forming cells needing refreshing or charge regeneration, i.e. dynamic cells
403with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
G11C 11/405
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
11Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
21using electric elements
34using semiconductor devices
40using transistors
401forming cells needing refreshing or charge regeneration, i.e. dynamic cells
403with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
405with three charge-transfer gates, e.g. MOS transistors, per cell
G11C 11/4085
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
11Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
21using electric elements
34using semiconductor devices
40using transistors
401forming cells needing refreshing or charge regeneration, i.e. dynamic cells
4063Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
407for memory cells of the field-effect type
408Address circuits
4085Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
G11C 11/4091
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
11Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
21using electric elements
34using semiconductor devices
40using transistors
401forming cells needing refreshing or charge regeneration, i.e. dynamic cells
4063Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
407for memory cells of the field-effect type
409Read-write [R-W] circuits 
4091Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
G11C 11/4093
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
11Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
21using electric elements
34using semiconductor devices
40using transistors
401forming cells needing refreshing or charge regeneration, i.e. dynamic cells
4063Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
407for memory cells of the field-effect type
409Read-write [R-W] circuits 
4093Input/output [I/O] data interface arrangements, e.g. data buffers
G11C 7/067
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
7Arrangements for writing information into, or reading information out from, a digital store
06Sense amplifiers; Associated circuits, ; e.g. timing or triggering circuits
067Single-ended amplifiers
Déposants
  • BAR-ILAN UNIVERSITY [IL]/[IL]
Inventeurs
  • GITERMAN, Robert
  • TEMAN, Adam
Mandataires
  • EHRLICH, Gal
Données relatives à la priorité
62/696,37211.07.2018US
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) GAIN CELL EMBEDDED DRAM IN FULLY DEPLETED SILICON-ON-INSULATOR TECHNOLOGY
(FR) DRAM INTÉGRÉE DANS UNE CELLULE DE GAIN DANS UNE TECHNOLOGIE DE SILICIUM SUR ISOLANT ENTIÈREMENT APPAUVRIE
Abrégé
(EN)
An FD-SOI GC-edRAM gain cell includes: a write bit line terminal connected to a WBL; a read bit line terminal connected to a RBL; a write trigger terminal connected to a WWL, for inputting a write trigger signal; a read trigger terminal put connected to a RWL, for inputting a read trigger signal; at least one body voltage terminal connected to a respective body voltage; and multiple FD-SOI transistors. The FD-SOI transistors are interconnected to form a storage node for retaining a data signal. The bodies of at least two of the transistors are coupled in a single well to a body voltage terminal. The write trigger signal triggers writing an input data signal from the write bit line terminal to the storage node and the read trigger signal triggers outputting the retained data signal from the storage node to the read bit line terminal.
(FR)
L'invention concerne une cellule de gain de RAM à grille FD-SOI qui comprend : une borne de ligne de bits d'écriture connectée à une WBL; une borne de ligne de bits de lecture connectée à une RBL; une borne de déclenchement d'écriture connectée à une WWL, pour entrer un signal de déclenchement d'écriture; une borne de déclenchement de lecture connectée à une RWL, pour entrer un signal de déclenchement de lecture; au moins une borne de tension de corps connectée à une tension de corps respective; et de multiples transistors FD-SOI. Les transistors FD-SOI sont interconnectés afin de former un noeud de stockage pour retenir un signal de données. Les corps d'au moins deux des transistors sont couplés dans un puits unique à une borne de tension de corps. Le signal de déclenchement d'écriture déclenche l'écriture d'un signal de données d'entrée de la borne de ligne de bits d'écriture au noeud de stockage et le signal de déclenchement de lecture déclenche l'émission du signal de données retenu du noeud de stockage à la borne de ligne de bits de lecture.
Dernières données bibliographiques dont dispose le Bureau international