Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO2020000392 - DISPOSITIFS DE TYPE MÉMOIRES TRIDIMENSIONNELLES À PUCES DE DISPOSITIF EMPILÉES UTILISANT DES INTERPOSEURS

Numéro de publication WO/2020/000392
Date de publication 02.01.2020
N° de la demande internationale PCT/CN2018/093738
Date du dépôt international 29.06.2018
CIB
H01L 27/115 2017.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
27Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun
02comprenant des composants semi-conducteurs spécialement adaptés pour le redressement, l'amplification, la génération d'oscillations ou la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
04le substrat étant un corps semi-conducteur
10comprenant une pluralité de composants individuels dans une configuration répétitive
105comprenant des composants à effet de champ
112Structures de mémoires mortes
115Mémoires mortes programmables électriquement; Procédés de fabrication à étapes multiples de ces dispositifs
CPC
H01L 21/4857
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02Manufacture or treatment of semiconductor devices or of parts thereof
04the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
4814Conductive parts
4846Leads on or in insulating or insulated substrates, e.g. metallisation
4857Multilayer substrates
H01L 21/486
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02Manufacture or treatment of semiconductor devices or of parts thereof
04the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
4814Conductive parts
4846Leads on or in insulating or insulated substrates, e.g. metallisation
486Via connections through the substrate with or without pins
H01L 2224/0345
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
02Bonding areas; Manufacturing methods related thereto
03Manufacturing methods
034by blanket deposition of the material of the bonding area
03444in gaseous form
0345Physical vapour deposition [PVD], e.g. evaporation, or sputtering
H01L 2224/03452
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
02Bonding areas; Manufacturing methods related thereto
03Manufacturing methods
034by blanket deposition of the material of the bonding area
03444in gaseous form
03452Chemical vapour deposition [CVD], e.g. laser CVD
H01L 2224/03462
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
02Bonding areas; Manufacturing methods related thereto
03Manufacturing methods
034by blanket deposition of the material of the bonding area
0346Plating
03462Electroplating
H01L 2224/03464
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
02Bonding areas; Manufacturing methods related thereto
03Manufacturing methods
034by blanket deposition of the material of the bonding area
0346Plating
03464Electroless plating
Déposants
  • YANGTZE MEMORY TECHNOLOGIES CO., LTD. [CN]/[CN]
Inventeurs
  • LIU, Jun
  • XIAO, Lihong
Mandataires
  • NTD UNIVATION INTELLECTUAL PROPERTY AGENCY LTD.
Données relatives à la priorité
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) THREE-DIMENSIONAL MEMORY DEVICES WITH STACKED DEVICE CHIPS USING INTERPOSERS
(FR) DISPOSITIFS DE TYPE MÉMOIRES TRIDIMENSIONNELLES À PUCES DE DISPOSITIF EMPILÉES UTILISANT DES INTERPOSEURS
Abrégé
(EN)
Embodiments of three-dimensional (3D) memory devices with stacked device chips using interposers and fabrication methods thereof are disclosed. In an example, a 3D memory device includes first and second device chips and an interposer therebetween. The first device chip includes a peripheral device and a first chip contact on a surface of the first device chip and electrically connected to the peripheral device. The second device chip includes an alternating conductor/dielectric stack, a memory string extending vertically through the alternating conductor/dielectric stack, and a second chip contact on a surface of the second device chip and electrically connected to the memory string. The interposer includes an interposer substrate, first and second interposer contacts on opposite surfaces of the interposer and electrically connected to one another through the interposer substrate. The first and second interposer contacts are attached to the first and second chip contacts, respectively.
(FR)
Selon des modes de réalisation, la présente invention concerne des dispositifs de type mémoires tridimensionnelles (3D) à puces de dispositif empilées utilisant des interposeurs et leurs procédés de fabrication. Dans un exemple, un dispositif de type mémoire 3D comprend des première et seconde puces de dispositif et un interposeur entre elles. La première puce de dispositif comprend un dispositif périphérique et un premier contact de puce sur une surface de la première puce de dispositif et électriquement connecté au dispositif périphérique. La seconde puce de dispositif comprend un empilement conducteur/diélectrique alterné, une chaîne de mémoire s'étendant verticalement à travers l'empilement conducteur/diélectrique alterné et un second contact de puce sur une surface de la seconde puce de dispositif et électriquement connecté à la chaîne de mémoire. L'interposeur comprend un substrat d'interposeur, des premier et second contacts d'interposeur sur des surfaces opposées de l'interposeur et connectés électriquement l'un à l'autre par le substrat d'interposeur. Les premier et second contacts d'interposeur sont fixés au premier et au second contacts de puce, respectivement.
Dernières données bibliographiques dont dispose le Bureau international