Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO2019134221 - CIRCUIT GOA

Numéro de publication WO/2019/134221
Date de publication 11.07.2019
N° de la demande internationale PCT/CN2018/076954
Date du dépôt international 22.02.2018
CIB
G09G 3/36 2006.01
GPHYSIQUE
09ENSEIGNEMENT; CRYPTOGRAPHIE; PRÉSENTATION; PUBLICITÉ; SCEAUX
GDISPOSITIONS OU CIRCUITS POUR LA COMMANDE DE L'AFFICHAGE UTILISANT DES MOYENS STATIQUES POUR PRÉSENTER UNE INFORMATION VARIABLE
3Dispositions ou circuits de commande présentant un intérêt uniquement pour l'affichage utilisant des moyens de visualisation autres que les tubes à rayons cathodiques
20pour la présentation d'un ensemble de plusieurs caractères, p.ex. d'une page, en composant l'ensemble par combinaison d'éléments individuels disposés en matrice
34en commandant la lumière provenant d'une source indépendante
36utilisant des cristaux liquides
CPC
G09G 2300/0408
GPHYSICS
09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
2300Aspects of the constitution of display devices
04Structural and physical details of display devices
0404Matrix technologies
0408Integration of the drivers onto the display substrate
G09G 2310/0286
GPHYSICS
09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
2310Command of the display device
02Addressing, scanning or driving the display screen or processing steps related thereto
0264Details of driving circuits
0286Details of a shift registers arranged for use in a driving circuit
G09G 2310/062
GPHYSICS
09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
2310Command of the display device
06Details of flat display driving waveforms
061for resetting or blanking
062Waveforms for resetting a plurality of scan lines at a time
G09G 2310/08
GPHYSICS
09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
2310Command of the display device
08Details of timing specific for flat panels, other than clock recovery
G09G 3/20
GPHYSICS
09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
3Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
20for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix ; no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
G09G 3/3677
GPHYSICS
09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
3Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
20for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix ; no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
34by control of light from an independent source
36using liquid crystals
3611Control of matrices with row and column drivers
3674Details of drivers for scan electrodes
3677suitable for active matrices only
Déposants
  • 武汉华星光电技术有限公司 WUHAN CHINA STAR OPTOELECTRONICS TECHNOLOGY CO., LTD. [CN]/[CN]
Inventeurs
  • 洪光辉 HONG, Guanghui
Mandataires
  • 深圳市德力知识产权代理事务所 COMIPS INTELLECTUAL PROPERTY OFFICE
Données relatives à la priorité
201810016691.208.01.2018CN
Langue de publication chinois (ZH)
Langue de dépôt chinois (ZH)
États désignés
Titre
(EN) GOA CIRCUIT
(FR) CIRCUIT GOA
(ZH) GOA电路
Abrégé
(EN)
Disclosed is a GOA circuit in which a second thin film transistor (T2, T2') is disposed in an output module (200, 200'). By having a drain of a second thin film transistor (T2) electrically connect to a source of a first thin film transistor (T1), having a gate access a first control signal (GAS1), and having a source access an Mth clock signal (CK(M)), opening and closing of the second thin film transistor (T2) is controlled by using the first control signal (GAS1). Alternatively, by having a drain of a second thin film transistor (T2') electrically connect to the source of the first thin film transistor (T1), having the gate access the Mth clock signal (CK(M)), and having the source electrically connect to a first node (Q(N)), the second thin film transistor (T2, T2') is turned on only when the Mth clock signal (CK(M)) is at a high potential and the first node (Q(N)) is also at a high potential, and is turned off at other times. Voltage difference between the source and the drain of the first thin film transistor (T1) can be avoided, reducing current stress received thereof and improving the quality of products.
(FR)
La présente invention concerne un circuit GOA dans lequel un second transistor en couches minces (T2, T2') est disposé dans un module de sortie (200, 200'). En ayant un drain d'un second transistor en couches minces (T2) qui se connecte électriquement à une source d'un premier transistor en couches minces (T1), une porte accédant à un premier signal de commande (GAS1), et une source accédant à un Mième signal d'horloge (CK(M)), l'ouverture et la fermeture du second transistor de film en couches minces (T2), sont commandées à l'aide du premier signal de commande (GAS1). De façon alternative, en ayant un drain d'un second transistor en couches minces (T2') qui se connecte électriquement à la source du premier transistor en couches minces (T1), la porte accédant au Mième signal d'horloge (CK(M)), et en ayant la source qui se connecte électriquement à un premier nœud (Q(N)), le second transistor en couches minces (T2, T2') est mis en tension uniquement lorsque le Mième signal d'horloge (CK(M)) est à un potentiel élevé et que le premier nœud (Q(N)) est également à un potentiel élevé, et est mis hors tension à d'autres moments. La différence de tension entre la source et le drain du premier transistor en couches minces (T1) peut être évitée, ce qui réduit la contrainte de courant reçue associée et améliore la qualité des produits.
(ZH)
一种GOA电路,在输出模块(200, 200')中设置第二薄膜晶体管(T2, T2'),通过使第二薄膜晶体管(T2)的漏极与第一薄膜晶体管(T1)的源极电性连接、栅极接入第一控制信号(GAS1)、源极接入第M条时钟信号(CK(M)),利用第一控制信号(GAS1)控制第二薄膜晶体管(T2)的开闭,或者通过使第二薄膜晶体管(T2')的漏极电性连接第一薄膜晶体管(T1)的源极、栅极接入第M条时钟信号(CK(M))、源极电性连接第一节点(Q(N)),以使第二薄膜晶体管(T2, T2')仅在第M条时钟信号(CK(M))为高电位且第一节点(Q(N))为高电位时导通并在其余时刻截止,能够避免第一薄膜晶体管(T1)的源漏极之间产生电压差,降低其受到的电流应力,有效地提高了产品的品质。
Également publié en tant que
Dernières données bibliographiques dont dispose le Bureau international