Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2019067980) ARCHITECTURE DE MÉMOIRE INFORMATIQUE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2019/067980 N° de la demande internationale : PCT/US2018/053544
Date de publication : 04.04.2019 Date de dépôt international : 28.09.2018
CIB :
G11C 13/00 (2006.01) ,G11C 5/12 (2006.01) ,G11C 7/12 (2006.01) ,G11C 11/02 (2006.01) ,G11C 11/34 (2006.01)
G PHYSIQUE
11
ENREGISTREMENT DE L'INFORMATION
C
MÉMOIRES STATIQUES
13
Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage non couverts par les groupes G11C11/, G11C23/ ou G11C25/197
G PHYSIQUE
11
ENREGISTREMENT DE L'INFORMATION
C
MÉMOIRES STATIQUES
5
Détails de mémoires couverts par le groupe G11C11/71
12
Appareils ou procédés pour interconnecter des éléments d'emmagasinage, p.ex. pour enfiler des noyaux magnétiques
G PHYSIQUE
11
ENREGISTREMENT DE L'INFORMATION
C
MÉMOIRES STATIQUES
7
Dispositions pour écrire une information ou pour lire une information dans une mémoire numérique
12
Circuits de commande de lignes de bits, p.ex. circuits d'attaque, de puissance, de tirage vers le haut, d'abaissement, circuits de précharge, circuits d'égalisation, pour lignes de bits
G PHYSIQUE
11
ENREGISTREMENT DE L'INFORMATION
C
MÉMOIRES STATIQUES
11
Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliers; Eléments d'emmagasinage correspondants
02
utilisant des éléments magnétiques
G PHYSIQUE
11
ENREGISTREMENT DE L'INFORMATION
C
MÉMOIRES STATIQUES
11
Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliers; Eléments d'emmagasinage correspondants
21
utilisant des éléments électriques
34
utilisant des dispositifs à semi-conducteurs
Déposants :
CROSSBAR, INC. [US/US]; 3200 Patrick Henry Drive Suite 110 Santa Clara, California 95054, US
Inventeurs :
ASNAASHARI, Mehdi; US
NAZARIAN, Hagop; US
SUCUR, Christophe; US
DUBOIS, Sylvain; US
Mandataire :
CLAPPER, Matthew; US
TUROCY, Greg; US
Données relatives à la priorité :
62/566,00129.09.2017US
Titre (EN) COMPUTING MEMORY ARCHITECTURE
(FR) ARCHITECTURE DE MÉMOIRE INFORMATIQUE
Abrégé :
(EN) Provided herein is a computing memory architecture. The non-volatile memory architecture can comprise a resistive random access memory array comprising multiple sets of bitlines and multiple wordlines, a first data interface for receiving data from an external device and for outputting data to the external device, and a second data interface for outputting data to the external device. The non-volatile memory architecture can also comprise programmable processing elements connected to respective sets of the multiple sets of bitlines of the resistive random access memory array, and connected to the data interface. The programmable processing elements are configured to receive stored data from the resistive random access memory array via the respective sets of bitlines or to receive external data from the external device via the data interface, and execute a logical or mathematical algorithm on the external data or the stored data and generate processed data.
(FR) L'invention concerne une architecture de mémoire informatique. L'architecture de mémoire non volatile peut comprendre un réseau de mémoire vive résistive comprenant de multiples ensembles de lignes de bits et de multiples lignes de mots, une première interface de données pour recevoir des données provenant d'un dispositif externe et pour délivrer en sortie des données au dispositif externe, et une seconde interface de données pour délivrer en sortie des données au dispositif externe. L'architecture de mémoire non volatile peut également comprendre des éléments de traitement programmables connectés à des ensembles respectifs des multiples ensembles de lignes de bits du réseau de mémoire vive résistive, et connectés à l'interface de données. Les éléments de traitement programmables sont configurés pour recevoir des données stockées provenant du réseau de mémoire vive résistive par l'intermédiaire des ensembles respectifs de lignes de bits ou pour recevoir des données externes provenant du dispositif externe par l'intermédiaire de l'interface de données, et exécuter un algorithme logique ou mathématique sur les données externes ou les données stockées et générer des données traitées.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)