Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2019067115) APPAREIL ET PROCÉDÉ DE SUIVI DE REQUÊTE DE MÉMOIRE CACHE MULTINIVEAU
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2019/067115 N° de la demande internationale : PCT/US2018/047647
Date de publication : 04.04.2019 Date de dépôt international : 23.08.2018
CIB :
G06F 12/0811 (2016.01) ,G06F 12/0888 (2016.01) ,G06F 12/0897 (2016.01)
[IPC code unknown for G06F 12/0811][IPC code unknown for G06F 12/0888][IPC code unknown for G06F 12/0897]
Déposants :
INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95054, US
Inventeurs :
BLANKENSHIP, Robert G.; US
SURY, Samantika S.; US
Mandataire :
WEBSTER, Thomas C.; Nicholson Devos Webster & Elliott LLP 99 Almaden Boulevard Suite 710 San Jose, California 95113, US
Données relatives à la priorité :
15/721,49929.09.2017US
Titre (EN) APPARATUS AND METHOD FOR MULTI-LEVEL CACHE REQUEST TRACKING
(FR) APPAREIL ET PROCÉDÉ DE SUIVI DE REQUÊTE DE MÉMOIRE CACHE MULTINIVEAU
Abrégé :
(EN) An apparatus and method for multi-level cache request tracking. For example, one embodiment of a processor comprises: one or more cores to execute instructions and process data; a memory subsystem comprising a system memory and a multi-level cache hierarchy; a primary tracker to store a first entry associated with a memory request to transfer a cache line from the system memory or a first cache within the cache hierarchy to a second cache; primary tracker allocation circuitry to allocate and deallocate entries within the primary tracker; a secondary tracker to store a second entry associated with the memory request; secondary tracker allocation circuitry to allocate and deallocate entries within the secondary tracker; the primary tracker allocation circuitry to deallocate the first entry in response to a first indication that one or more cache coherence requirements associated with the cache line have been resolved, the secondary tracker allocation circuitry to deallocate the second entry in response to a second indication related to transmission of the cache line to the second cache.
(FR) L'invention porte sur un appareil et un procédé de suivi de requête de mémoire cache multiniveau. Par exemple, un mode de réalisation d'un processeur comprend : un ou plusieurs cœurs pour exécuter des instructions et traiter des données ; un sous-système de mémoire comprenant une mémoire système et une hiérarchie de mémoire cache multiniveau ; un dispositif de suivi primaire pour stocker une première entrée associée à une requête de mémoire pour transférer une ligne de mémoire cache de la mémoire système ou une première mémoire cache dans la hiérarchie de mémoire cache à une seconde mémoire cache ; des circuits d'affectation de dispositif de suivi primaire pour affecter et désaffecter des entrées dans le dispositif de suivi primaire ; un dispositif de suivi secondaire pour stocker une seconde entrée associée à la requête de mémoire ; des circuits d'affectation de dispositif de suivi secondaire pour affecter et désaffecter des entrées dans le dispositif de suivi secondaire ; les circuits d'affectation de dispositif de suivi primaire pour désaffecter la première entrée en réponse à une première indication selon laquelle une ou plusieurs exigences de cohérence de mémoire cache associées à la ligne de mémoire cache ont été satisfaites, les circuits d'affectation de dispositif de suivi secondaire pour désaffecter la seconde entrée en réponse à une seconde indication relative à la transmission de la ligne de mémoire cache à la seconde mémoire cache.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)