Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2019066991) EMPILEMENT INTÉGRÉ DE CARTE DE CIRCUIT IMPRIMÉ POUR UNE FONCTIONNALITÉ ET UN TEST ÉLECTRIQUES AMÉLIORÉS
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2019/066991 N° de la demande internationale : PCT/US2017/054675
Date de publication : 04.04.2019 Date de dépôt international : 30.09.2017
CIB :
H01L 25/065 (2006.01) ,H01L 25/07 (2006.01) ,H01L 23/52 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
25
Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
03
les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes H01L27/-H01L51/132
04
les dispositifs n'ayant pas de conteneurs séparés
065
les dispositifs étant d'un type prévu dans le groupe H01L27/81
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
25
Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
03
les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes H01L27/-H01L51/132
04
les dispositifs n'ayant pas de conteneurs séparés
07
les dispositifs étant d'un type prévu dans le groupe H01L29/81
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23
Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
52
Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre
Déposants :
ELSHERBINI, Adel A. [EG/US]; US
LIFF, Shawna M. [US/US]; US
FALCON, Javier A. [US/US]; US
SWAN, Johanna M. [US/US]; US
SAUCEDO, Joe R. [US/US]; US
MYERS, Preston T. [US/US]; US
LOPEZ, Albert S. [US/US]; US
INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95054, US
Inventeurs :
ELSHERBINI, Adel A.; US
LIFF, Shawna M.; US
FALCON, Javier A.; US
SWAN, Johanna M.; US
SAUCEDO, Joe R.; US
MYERS, Preston T.; US
LOPEZ, Albert S.; US
Mandataire :
ROJO, Estiven; US
BRASK, Justin K.; US
AUYEUNG, Al; US
BERNADICOU, Michael A.; US
BLAIR, Steven R.; US
BLANK, Eric S.; US
COFIELD, Michael A.; US
DANSKIN, Timothy A.; US
HALEVA, Aaron S.; US
MAKI, Nathan R.; US
MARLINK, Jeffrey S.; US
MOORE, Michael S.; US
PARKER, Wesley E.; US
PUGH, Joseph A.; US
RASKIN, Vladimir; US
STRAUSS, Ryan N.; US
WANG, Yuke; US
YATES, Steven D.; US
SULLIVAN, Stephen G.; US
Données relatives à la priorité :
Titre (EN) PCB EMBEDDED STACK FOR IMPROVED ELECTRICAL FUNCTIONALITY AND TEST
(FR) EMPILEMENT INTÉGRÉ DE CARTE DE CIRCUIT IMPRIMÉ POUR UNE FONCTIONNALITÉ ET UN TEST ÉLECTRIQUES AMÉLIORÉS
Abrégé :
(EN) Embodiments include device packages and methods of forming the device packages. A device package may have a plurality of dies that are stacked. Each die may have one or more die contacts that are each electrically coupled to at least one die contact of another die with interconnects. For one embodiment, a substrate is disposed adjacent to the dies and has a first set and second set of pads. An encapsulation layer may be deposited over and around the dies, the interconnects, and the substrate. For one embodiment, the second set of pads on the bottom surface of the substrate are exposed. Additionally, the device package may include at least one interconnect having a first and second end, where the first end is connected to one die contact and the second end extends through the encapsulation layer to at least one pad of the first set of pads.
(FR) Des modes de réalisation de la présente invention comprennent des boîtiers de dispositif et des procédés de formation des boîtiers de dispositif. Un boîtier de dispositif peut avoir une pluralité de puces empilées. Chaque puce peut avoir un ou plusieurs contacts de puce qui sont chacun couplés électriquement à au moins un contact de puce d'une autre puce avec des interconnexions. Dans un mode de réalisation, un substrat est disposé adjacent aux puces et comporte un premier ensemble et un second ensemble de tampons. Une couche d'encapsulation peut être déposée sur et autour des puces, des interconnexions et du substrat. Dans un mode de réalisation, le second ensemble de tampons sur la surface inférieure du substrat sont exposés. De plus, le boîtier de dispositif peut comprendre au moins une interconnexion ayant une première et une seconde extrémité, la première extrémité étant reliée à un contact de puce et la seconde extrémité s'étendant à travers la couche d'encapsulation jusqu'à au moins un tampon du premier ensemble de tampons.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)