Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2019066976) PINCES DISTRIBUÉES MULTINIVEAUX
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2019/066976 N° de la demande internationale : PCT/US2017/054634
Date de publication : 04.04.2019 Date de dépôt international : 29.09.2017
CIB :
H01L 25/16 (2006.01) ,H01L 23/498 (2006.01) ,H01L 23/522 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
25
Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
16
les dispositifs étant de types couverts par plusieurs des groupes principaux H01L27/-H01L51/129
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23
Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
48
Dispositions pour conduire le courant électrique vers le ou hors du corps à l'état solide pendant son fonctionnement, p.ex. fils de connexion ou bornes
488
formées de structures soudées
498
Connexions électriques sur des substrats isolants
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23
Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
52
Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre
522
comprenant des interconnexions externes formées d'une structure multicouche de couches conductrices et isolantes inséparables du corps semi-conducteur sur lequel elles ont été déposées
Déposants :
INTEL CORPORATION [US/US]; 2200 Mission College Blvd. Santa Clara, California 95054, US
Inventeurs :
CHOI, Beomseok; US
RADHAKRISHNAN, Kaladhar; US
LAMBERT, William; US
HILL, Michael; US
BHARATH, Krishna; US
Mandataire :
GUGLIELMI, David L.; US
Données relatives à la priorité :
Titre (EN) MULTI-LEVEL DISTRIBUTED CLAMPS
(FR) PINCES DISTRIBUÉES MULTINIVEAUX
Abrégé :
(EN) An apparatus is provided which comprises: a first set of one or more contacts on a first die surface, the first set of one or more contacts to couple with contacts of an integrated circuit die, one or more multi-level voltage clamps coupled with the first set of one or more contacts, the one or more multi-level voltage clamps switchable between two or more voltages, one or more integrated voltage regulators coupled with the one or more multi-level voltage clamps, the one or more integrated voltage regulators to provide an output voltage, one or more through silicon vias (TSVs) coupled with the one or more integrated voltage regulators, and a second set of one or more contacts on a second die surface, opposite the first die surface, the second set of one or more contacts coupled with the one or more TSVs, and the second set of one or more contacts to couple with contacts of a package substrate. Other embodiments are also disclosed and claimed.
(FR) L'invention concerne un appareil qui comprend : un premier ensemble d'un ou plusieurs contacts sur une première surface de puce, le premier ensemble d'un ou plusieurs contacts à coupler avec des contacts d'une puce de circuit intégré, une ou plusieurs pinces à tension multiniveaux couplées au premier ensemble d'un ou plusieurs contacts, l'une ou plusieurs pinces à tension multiniveaux pouvant être commutées entre deux ou plusieurs tensions, un ou plusieurs régulateurs de tension intégrés couplés à l'une ou plusieurs pinces à tension multiniveaux, l'un ou plusieurs régulateurs de tension intégrés pour fournir une tension de sortie, un ou plusieurs trous d'interconnexion traversant le silicium (TSV) couplés à l'un ou plusieurs régulateurs de tension intégrés, et un second ensemble d'un ou plusieurs contacts sur une seconde surface de puce, opposée à la première surface de puce, le second ensemble d'un ou plusieurs contacts étant couplé à l'un ou plusieurs TSV, et le second ensemble d'un ou plusieurs contacts à coupler avec des contacts d'un substrat de boîtier. L'invention se rapporte également à d'autres modes de réalisation.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)